#阻抗计算

智行者IC社区 2026-05-11

经本人实际测试Xpedition VX.2.14，曾踩入因约束规则设置不合适…

智行者IC社区 2026-05-08

有过Altium Designer 22.6的实测经历，曾为默认线宽致使50欧姆…

智行者IC社区 2026-05-06

据本人实际测量Cadence Allegro 22.1，曾经历过因低频信号线随…

智行者IC社区 2026-04-29

我亲自测试了Altium Designer 23.8.1，遭遇过DDR3数据线等长误…

智行者IC社区 2026-04-28

我亲身测试了 Altium Designer 22.6.1，经历过铺铜之后出现大面…

智行者IC社区 2026-04-21

Altium Designer 23.8.1版本是本人实际测试过的，曾经踩过因地…

智行者IC社区 2026-04-19

实测Altium Designer 22的是我，我踩过算对线宽结果板厂做出来…

智行者IC社区 2026-04-18

本人对此进行了实地测试，所测乃是Cadence Allegro 17.4，在此…

智行者IC社区 2026-04-16

在下亲身测试Cadence Allegro 17.4呢，遭遇过DDR3数据线等长绕…

智行者IC社区 2026-04-13

在实际测试当中的本人，针对HyperLynx VX.2.7进行了相关实测，…

智行者IC社区 2026-04-10

我亲身测试了Altium Designer 22，遭遇过因为层叠设置混乱而致…

智行者IC社区 2026-03-29

自身实际测试了VX.2.14版本，经历过差分阻抗计算不准确的状况，…

智行者IC社区 2026-03-26

测过 VX.2.14 版本的本人，踩过射频微带线阻抗计算老是不准的大…

智行者IC社区 2026-03-16

什么是PCB差分线 高速电路设计里，关键布线方式之一是PCB差分线…

智行者IC社区 2026-02-28

进行PCB设计之时，走线宽度以及阻抗控制属于确保信号完整性的关…

智行者IC社区 2026-02-18

针对高速印刷电路板设计而言，差分对施行紧密布线，这是径直影…