PCB Layout新手避坑：三步实操搞定阻抗等长与报错修复

有过Altium Designer 22.6的实测经历，曾为默认线宽致使50欧姆阻抗偏差达30%而踩坑，新手只要依照步骤逐一操作，便可轻易避开这类常见问题。PCB Layout的关键并非在于画线，而是在于对阻抗以及信号时序进行把控，接下来直接给出三个颇为关键的步骤。

设置叠层与阻抗参数

把线宽设定为0.25mm（这是最优推荐数值），将介电常数选取为4.2，经过计算得出实际阻抗是49.8Ω。对于这个线宽有着这样的推荐理由：工厂蚀刻精度为±0.02mm，要是线宽太细的话良率会降低且容易断掉，要是线宽太粗的话会浪费布线空间并且会增加容性寄生。

【新手需避坑】常见的报错情况为：阻抗计算呈现出“无解”的状态，或者误差超过了10%。其核心的原因在于：介质的厚度跟线宽严重地不匹配，比如说在FR4厚度为1.6mm之时硬性套用0.1mm的线宽。快速的解决办法是：先将介质厚度固定下来（像是0.2mm的半固化片），自反方向去调整线宽，或者改用共面波导模型再次进行计算。

差分对等长两种方案对比

2. 前去进入Differential Pairs Rules这个设置区域，进行设置，把对内等长误差设定为小于或等于5mil，将对间长度匹配设定为正负10mil。方案A采用手动绕线方式，其运用Interactive Length Tuning，按下Tab键将Target Length设置为最长信号线的长度，振幅为20mil，间隙为12mil。方案B是自动匹配的方式，借助XSignals 提取拓扑，输入等长公式。选择与舍弃的逻辑是，要是板面空间足够充裕，并且线对数比较少，那就选用方案A，此方案直观且易于把控；要是存在高速DDR多条线路需要等长的情况，那就选用方案B，该方案效率高，不过需要反复去调整误差阈值。

【新手躲开坑洼】平常会出现的情况：把线绕好之后，阻抗突然发生变化，回波损耗有所增大。缘由是：绕线时突出的拐角跟间距小到了一定程度（好比间距）

高频报错DRC违规一站式修复

3. 高频出现，完整呈现的报错是：Un-Routed Net Constraint，给出“断线”的提示，然而肉眼却无法看见。一站式的流程用于解决此问题，即：打开PCB面板，进入Nets列表，选中报错的网络使其高亮显示。先点击 Route ，接着点击 Gloss Selected，然后勾选 Fix Open Connections，再将步长设置为 0.5mm，之后执行两次。要是仍然出现报错情形，那就启用 3D 模式来检查过孔偏移情况，最后手动进行微调走线。在同一时间进行检查，查看 Clearance规则里头，安全间距所设定的数值是不是为 6mil（该数值是推荐的最小数值）。

新手要避开这个坑，该报错经常会出现在BGA扇出的区域，过孔跟焊盘之间的间距超出了限制。核心的原因是，从原理图同步之后没有去执行Un-Routed Net Check。建议在每完成一层布线的时候，运行Tools → Design Rule Check → 勾选Un-Routed Net，以此来避免问题出现积压。

这一方法是依据常规FR4板材跟Altium Designer 22.6的，对于柔性板或者毫米波频段（大于30GHz）是不适用的，在这个时候就需要改用来共面波导或者微带线三维仿真来提取参数。替代的方案则是：开启SI Wave或者HyperLynx去导入S参数模型来进行预仿真。你在PCB Layout当中还碰到过哪一种奇葩报案错误？在评论区见咯 ，点赞超过100就更新高速回流路径设计。