PCB设计规范实战 老工程师踩坑笔记

Altium Designer 23.8.1版本是本人实际测试过的，曾经踩过因地面分割不合适而导致电源纹波超过标准的坑，对于新手而言，只要跟着步骤逐个去操作，便能够容易地避开此类常见问题。

第1步 层叠结构设置与阻抗计算

点开Layer Stack Manager，于Design菜单里寻觅Layer Stack Manager。设定4层板，将TOP以及BOTTOM当作信号层，把MID1设成GND层，将MID2设为电源层。铜厚一律采用1oz，板厚是1.6mm。关键参数：所推荐的50欧姆微带线线宽为12mil，介质厚度选取6mil。此值是基于介电常数为4.2的FR4板材，能够确保信号反射为最小。

【新手需防】常见的报错情形为，阻抗计算所得的值偏离五十欧姆的幅度过大。其核心缘由在于，你未曾填入Prepreg以及Core的厚度参数，软件在默认状态下采用了不合理的数值。快速的解决办法是，进入层叠管理器，将当中每一层的Material变更为FR4，接着手动输入介质层的厚度，切勿偷闲。

第2步 过孔类型选择与扇出操作

于Place菜单当中挑选Via，按下Tab键进入属性框，信号过孔采用12mil孔径、24mil焊盘，电源过孔运用16mil孔径、32mil焊盘，扇出之际利用Tools菜单之下的Fanout，勾选全部网络。存在着两种方案的对比情况，其中，直接扇出这种方式适合于低密度板，其操作速度较快，不过走线空间较小；而手动调整之后再进行扇出这种方式适合BGA芯片，它比前者慢30分钟，然而在后续布线这方面会更省心。对于高密度板而言应选择后者，对于简单板子而言则应选择前者。

【初涉者务避之】出现报错“Via过于靠近组件”，缘由在于你忘却了更改过孔至器件的安全间距。前往Rules之中，将Hole to Component Clearance修改为8mil即可。还有一坑：仅打一个电源过孔会致使压降，应多打几个进行并联。

第3步 差分对等长与回流路径

从事给差分对进行绘制这项操作的时候，首先要运用Place菜单当中予以提供的Differential Pair Routing功能。将其等长误差严格把控在低于5mil的幅度范围之内，处于蛇形线状态下的凸起高度选取线间距所对应数值的3倍这般规模的数值。按照高频报错“Signal integrity failure”的完整解决流程依次操作：首先，点击Tools下的Signal Integrity，查看反射系数；接着回到Layout添加串联端接电阻22欧姆；之后再次进行跑仿真。此电阻需靠近驱动端放置，其值并非固定为22，需按照传输线阻抗进行计算。

【新手需防】回流途径中断常见状况为串扰增大，究其根本缘故乃是地平面被长槽形状的孔给切断了，解决的方法是：于槽孔邻近位置补上用于接地的过孔之桥状布局，其间距离不得超过信号波长的十分之一，操作的路径是：放置Via阵列，靠手动连接形成桥状，别寄望于自动布线。

超高速板（DDR4 以上）以及软硬结合板，本方法并不适用。那种情形需要专门的仿真工具，替代的方案是运用 HyperLynx 先去做完整的预布局。你的板子有没有碰到过因回流路径而致使的死机问题呢？于评论区交流一下实测的经历，要是觉得有用就点个赞。