PCB设计规范避坑指南：新手必看的流程与参数

亲测AD20、Cadence17.4这两款主流软件, 曾因规则设置不完整致使EMI不达标、线宽与电流不相匹配而烧坏板子, 新手只要依照步骤逐一操作, 便可简便地躲开此类常见情形。

叠层结构与阻抗计算要先行

不少人一开始就径直拉线, 而后在后期发觉信号反射极为严重, 得先把叠层处理妥当。就拿四层板来讲, 推荐使用顶层 – 地平面 – 电源层 – 底层这种经典结构组合。在软件里将层叠管理器打开, 把每层介质的厚度设定成4mil, 铜厚设置为1oz, 依据如此这般算出的单端50Ω阻抗线宽大约是8mil。注意板材介电常数要填实际值，一般FR4取4.2。

新手容易犯的错误, 是在PCB editor当中, 直接随手去画线, 却不进行叠层设置, 故而导致阻抗失控, 且由此使得高速信号眼图闭合。其核心原因在于, 叠层参数未曾与PCB厂家去进行确认。解决的办法是, 首先要向板厂索要阻抗控制参数表, 接着务必把它填入软件层叠管理器, 而且当设计完成下单的时候, 要备注好阻抗要求。

规则设置与走线规划不能省

将叠层处理完成之后, 去开启规则管理器, 依据信号类型进行分组设定。对于3.3V电源而言, 线路宽度最少应有12mil用来承受1A电流；差分型的线路组像USB线路宽度设定成8mil, 而间距是6mil, 组内的间距为10mil。布线时先铺装关键信号线路, 举例来说像时钟线路以及高速数据传输线路, 一定要进行包地操作处理: 在信号传输导线的两边各处牵拉一条接地导线, 它们之间的间隔距离为8mil, 并且每隔200mil就钻过孔洞来连接地层。

【新手需防】, 进行走线操作时, 过孔不要打在接地铜皮之上, 进而致使回流路径出现断裂情况, 由此便会产生辐射现象。快速处理的办法是, 在走线之前先铺设地铜, 走线完毕之后借助缝合地过孔功能, 于走线两侧每隔100到200mil打一个过孔, 以此来保证地平面处于连续状态。

一种关键参数与两种方案对比

与关键参数相关的最优推荐数值为, 走线转角运用45度倒角方式, 将会避免因90度直角致使的阻抗突变同EMI问题。其设置的理由是, 45度角于高频状况下寄生电容为最小, 此时信号完整性处于最佳状态, 并且在进行加工期间不容易出现铜皮脱落的现象。

两种实操方案对比：

首先是方案A, 它采用单点接地, 这种方式适用于低频模拟电路哟具体比如说运放, 然后呢要把所有地线进行星形连接, 以此来避免地环路引入噪声。

对于方案B大面积接地而言, 其适用于高频数字电路, 像CPU这类, 要整层铺地铜, 以此降低地阻抗, 进而控制EMI。其取舍逻辑是, 倘若板上有混合信号, 那么要优先按照功能分区分割地平面, 之后再通过桥接方式来连接。

对于新手而言, 存在易混淆的两种接地方案这一情况, 新手在数字板处实行单点接地, 然而地线过长进而产生天线效应, 其判断标准为, 要是信号频率超出了10MHz, 那就必须选择方案B。

高频报错与完整解决流程

高频出现报错情况, 在PCB打样完毕返回来后, 察觉到电源网络存在短路现象, 使用万用表进行测量时, 电阻显示为0Ω。完成整个解决流程的步骤如下: 首先, 开启 EDA 软件, 将设计文件打开, 于 DRC 检查项中, 把“短路检测”勾选上, 运行该检测之后, 查看所出现的报错坐标。紧接着, 放大出现问题的那片区域, 查实是否存在铜皮或者走线出现误连的情况, 一般而言, 这是因为在进行铺铜操作时, 勾选了“填充多边形”, 最终造成焊盘与铜皮连通。随后, 在相应软件内, 直接把多余的铜皮删除, 或者把规则里面的“铜皮与焊盘间距”设定为 5mil。最后, 再次生成 Gerber 文件, 运用 CAM350 进行导入并检查, 在确认无误, 不存在短路现象之后, 再次发送电路板文件。

【新手需避坑】, 此步骤乃对问题根源予以验证, 切莫跳过。众多新手径直选择重做, 最终致使重复出现错误。

这个办法不适用于超高速电路, 像那种10GHz以上的射频板, 因为这类设计得借助射频仿真软件辅助, 光凭规则以及手工走线是没法满足要求的。简易的替代方案是: 针对射频板, 建议先开展场仿真来确定阻抗与耦合参数, 接着结合3D电磁场仿真工具去做后验证, 以此确保设计能一次性通过。