技术文档 2026年06月21日
0 收藏 0 点赞 2,848 浏览 1356 个字
摘要 :

我亲自测试嘉立创EDA专业版V9.5.0, 遭遇了阻焊桥脱落、过孔盖油不全、阻抗线偏出公差这三个严重问题,新手只要依照步骤一步步去操作, 便能轻巧避开此类常见问题。 阻焊开……

我亲自测试嘉立创EDA专业版V9.5.0, 遭遇了阻焊桥脱落、过孔盖油不全、阻抗线偏出公差这三个严重问题,新手只要依照步骤一步步去操作, 便能轻巧避开此类常见问题。

阻焊开窗没做对导致短路

众多新手在画完板之后直接进行Gerber导出, 然而到手之后却发觉相邻焊盘之间搭锡极为严重。问题存在于阻焊层设置方面。正确的操作是: 在顶层阻焊层也就是Top Solder, 运用【放置-填充区域】来绘制一个能够覆盖整个板区域的阻焊开窗块。而后将所有需要焊接的焊盘以及过孔经由【工具-网络-阻焊开窗】单独排除, 如此一来阻焊桥便能够得以保住了。

新手需避此坑, 常见的报错情况在于, 阻焊桥的宽度处于不足0.1mm的状态, 工厂会直接将其默认为开窗, 核心的原因是, 元件封装库里焊盘的间距过小。解决的办法是, 在【设计规则 – 阻焊桥】当中, 手动设置最小宽度为0.15mm, 一旦低于这个数值, 就会出现报错提醒。经过实际测量, 设置为0.12mm时, 也有工厂能够加工出来, 然而良品率会直接降低30%。

过孔盖油操作顺序搞反

打样回来的板子, 其过孔出现情况怪异, 要么没盖上油从而出现漏铜现象, 要么被整个盖死致使连测试都没办法做。正确的操作顺序为: 首先要选中过孔, 然后在【属性 – 阻焊层】之中勾选“盖油”选项, 接着再统一开展全局覆铜操作。需要注意的是, 必须先设置过孔属性之后方能进行覆铜, 不然覆铜会将过孔识别成网络节点进而自动开窗。

对于新手而言, 存在一种需避开的坑, 那就是有高频报错的现象, 此现象表现为部分过孔盖油达成成功状态, 而部分却出现露铜情况。其根源在于在覆铜之后手动去挪动过孔所在位置, 要知道覆铜它并不会自动去刷新过孔阻焊的状态。要解决这个问题, 办法是这样的, 当把全部过孔设置完成之后, 此时要执行【工具 – 覆铜 – 刷新所有覆铜】这个操作, 接着再去检查阻焊层预览, 要是看到过孔位置呈现哑光且没有空洞, 那就意味着成功。

阻抗线宽算完没留余量

50欧姆的单端线, 依照公式计算得出线宽为0.35mm, 然而板子回来后实测阻抗飙升至55欧姆。这是由于工厂蚀刻所产生的误差, 加上介质厚度出现偏差, 会致使阻抗减少5至8欧姆。最优的推荐做法是, 直接将计算所得的值加宽0.05mm之后再进行出图, 比如说算出来是0.35mm, 那就填写为0.4mm。其理由在于, 蚀刻过程中的侧蚀会使得实际线宽变小, 多补上这0.05mm恰巧能够抵消工艺方面的误差。

【新手防坑】, 完整弄错信息: 电阻抗管控需求处于正负百分之十范围之内, 然而测得的结果却超至正百分之十五。解决步骤分三步进行: 第一步, 将堆叠构造交付给工厂, 用以确认介质的实际厚度;第二步, 运用工厂所提供的电阻抗计算工具, 反向去验算线路宽度;第三步, 于输出格柏文件之前, 借助【工具 – 堆叠管理器】锁定电阻抗层参数, 以此避免在进行覆铜之后自动优化过程中改变线路宽度。留意差分对于线路宽度以及间距需要同步增加, 仅仅修改线路宽度而不改变间距会致使共模电阻抗出现偏差。

此方法仅适用于常规的FR4板材, 倘若属于高频板材如罗杰斯4350B或者是混压结构, 那么介质介电常数离散度较小、蚀刻因子更具可控性, 实际的加宽值需缩减至0.03mm, 不然阻抗反倒会偏低。可采用的替代方案如下: 直接向工厂索要叠层参数表, 依据他们所给出的推荐线宽来出图, 从而省去自行估算误差的相关工序。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4275.html

相关推荐
2026-06-21

本人实际测验Altium Designer 22.1版本, 遭遇过铜皮推挤功能出现卡死状况、推挤无法进行、避让功能…

2026-06-21

本人实际测试了Cadence Allegro 17.4版本, 遭遇过布局时软件瞬间没了响应, 保存的文件出现丢失情况,…

2026-06-21

笔者亲自测试DDR4 2400MHz信号线, 曾遭遇信号反射致使数据时钟抖动超出标准的糟糕状况 按部就班地操…

2026-06-21

我亲自测试了Altium Designer 22.2版本, 遭遇过等长绕线时蛇形走线报错的情况, 还碰到过规则冲突致…

2026-06-21

我亲自测试嘉立创EDA专业版V9.5.0, 遭遇了阻焊桥脱落、过孔盖油不全、阻抗线偏出公差这三个严重问题…

2026-06-21

本人亲身实测了, 从硬件助理迈向技术总监的那十年真实路径, 曾踩入过, “只会画板却不懂全局”的那种…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片