#阻抗控制

智行者IC社区 2026-05-26

我‍亲自测试了DDR4 3200Mbps以及10Gbps SerD​e​s走线, 遭遇过信…

智行者IC社区 2026-05-23

自己实际测试了Cadence 17.4 Allegro版本，经历过DRC（设计规则…

智行者IC社区 2026-05-22

实测Allegro PCB Designer 17.4版本的是本人，踩过“高频信号走…

智行者IC社区 2026-05-17

我亲自测试了Altium Designer 22以及SI9000，遭遇过好些由于线…

智行者IC社区 2026-05-16

经过本人实际测试 Altium Designer 21，在穿过 DDR4 等长布线期…

智行者IC社区 2026-05-09

亲身经历实测Altium Designer 22.6，遭遇过踩过差分对等长绕线…

智行者IC社区 2026-05-09

在本人实际测试ROS Noetic与Franka Emika Panda的过程中，经历…

智行者IC社区 2026-05-07

有一个人亲自测试运行Altium Designer 22，经历过因为线宽没有…

智行者IC社区 2026-05-05

实测Cadence Sigrity 2023的本人，曾踩过DDR3时钟线不等长致使…

智行者IC社区 2026-05-02

己亲身测试Altium Designer 22.6，遭遇过因差分对等长绕线直接…

智行者IC社区 2026-05-01

实测Mentor Xpedition VX.2.1中，本人经受过铺铜后孤岛报错怎么…

智行者IC社区 2026-04-28

我亲身测试了 Altium Designer 22.6.1，经历过铺铜之后出现大面…

智行者IC社区 2026-04-27

实测Altium Designer 24,0,1版本这款工具的是我，曾因差分线阻…

智行者IC社区 2026-04-27

亲测VX.2.14版本，曾遭遇差分对等长绕线之际自动添附多余线头之…

智行者IC社区 2026-04-22

经过本人实际测试Altium Designer 22，曾踏入因盲目将线宽加宽…

智行者IC社区 2026-04-22

拥有实际测试AD22版本经历的本人，曾遭遇因规则优先级处于失调…