PCB走线宽度如何影响阻抗？实测解答与避坑指南

我亲自测试了Altium Designer 22以及SI9000，遭遇过好些由于线宽出现细微变化致使阻抗不匹配的状况，这样的问题通常会引发信号完整性方面的问题。对于新手而言，只要依照下面几个步骤依次进行操作，便能够轻松躲开这类常见问题，保证高速信号实现稳定传输。

什么是走线宽度对阻抗的影响

当开展高频或者高速电路板设计工作时，我们常常将PCB走线视作传输线，其特性阻抗对信号传输质量起着决定性作用，阻抗并非恒定值，它被走线的几何结构、介电常数以及基板厚度共同影响着，其中走线宽度是直观且易在设计里调整的变量，于表层走线情形下，加宽走线会让电容效应得到增强，进而使特性阻抗降低，相反变窄则会让阻抗得到提升，明白这种关系是开展阻抗控制设计的首要步骤。

使用SI9000如何计算特定阻抗所需线宽

掀起 SI9000 阻抗运算软件，于那“层叠”即 Stackup 范畴精准录入你的板材参数。“介质厚度也就是 H”、“走线宽度也就是 W”、“电介质常数也就是 Er”，还有“铜厚也就是 T”可是务必校准的关键参数。针对最为常见的表层单端阻抗调控，我们挑选“Surface Microstrip 1B”模型。依据50欧姆的目标阻抗起始，假定你所运用的是FR – 4板材，其电介质常数约为4.2，介质厚度为5密耳，铜厚为1盎司即1.4密耳。多次去进行宽度值的调整，你会发觉，当线宽被设定在8.5密耳左右之际，阻抗最接近于50欧姆。该数值就是你的设计起始点。

【新手避坑】

常见报错： 计算出的线宽与实际制板后测量值不符。

缘由是，输入中出现了错误的铜厚情况，此成品铜厚和1oz基础值存在差异，并且还未对阻焊层厚度所产生的影响加以考虑。

要去解决，一定要向PCB板厂去确认，确认其在加工之后的实际铜层厚度以及介电常数这两个方面，还要结合具备阻焊层的模型对其进行校准。

在Altium Designer中如何设置阻抗控制线宽

当在Altium Designer里完成PCB设计之后，进入到“设计”（Design）菜单那里，挑选“层叠管理器”（Layer Stack Manager）。于需要去设置阻抗的走线层（好比Top Layer）上点击右键，选择“添加阻抗配置文件”。在弹出的对话框当中，把阻抗目标值设定为50Ω，并且将我们计算得出的8.5mil填进“首选宽度”。与此同时，于“设计规则”（Design Rules）里的“Routing”所包含的“Width”规则当中，针对该网络类去创建一条全新的规则，把最小宽度、首选宽度以及最大宽度这三者都设定为8.5mil，以此确保在进行布线操作的时候宽度能够保持固定状态。

【新手避坑】

常见报错： 规则冲突，导致无法布线或DRC报错。

原因： 为同一网络同时设置了多个宽度规则，优先级冲突。

解决：于规则编辑器里，认真查验规则的应用范围，以及优先级顺序，要保证阻抗规则优先级是最高的。

两种常见阻抗控制方案的对比与选择

在实际开展的工程里面，主要存在着两种方案，一种是将线宽固定住、对介质厚度进行调整，而如此这般是需要和板厂进行紧密沟通的，另一种是固定介质厚度、对其线宽进行细微调整，这在设计的后期阶段会显得更为灵活。针对于大批量、成本较为敏感的项目，推荐第一种可以保证批次间一致性为其固有属性而且能够达到此种效果的方案。就小批量、有着快速迭代特点的研发板而言，第二种方案具备更高实用性，设计师得以在诸如8mil – 9mil这样的设计规则范围里灵活地进行布线。关键之处在于，唯有在设计刚开始的时候就跟板厂明确好究竟采用哪一种合作模式才行。

【新手避坑】

常见报错： 板厂反馈无法达到目标阻抗。

缘由在于，进行设计之际，未曾对板厂现实存在的加工能力予以考量，像是其中最小线宽方面的限制，又或是线距方面的限制。

解决的办法是，预先去获取板厂的工艺能力方面的文档，然后在设计规则里预留出充足的余量。

阻抗控制是个要设计跟制造协同的过程。上述依据表层微带线的计算办法 ，对内层带状线结构也适用 ，不过模型选择得改成 “ Offset Stripline ”。要留意的是 ，在信号频率极高或者走线极长的时候 ，光控制宽度兴许不够 ，还得考虑过孔 、拐角等不连续性的影响。这时候 ，简单的线宽计算工具可能能力不足 ，得借助更专业的场仿真工具来做验证跟优化。针对于这一类，具备超高频特性的场景而言，给出的建议是，在完成针对基础线宽的设计操作之后，把设计所生成的文件，交付给板厂，从而开展最终阶段的阻抗建模工作以及确认工作。