高速电路布线 工程师实测三步搞定反射串扰

亲身经历实测Altium Designer 22.6，遭遇过踩过差分对等长绕线后眼图闭合这样的状况，对于新手而言，依照步骤一步步去操作，便能够轻易地避开此类常见问题。

1 设置层叠结构与50欧姆阻抗

将设计指向层叠管理器，板的厚度是1.6毫米，介电常数为4.2，目标阻抗是50欧姆，运用SI9000计算得出线的宽度为0.25毫米，差分对线的宽度是0.2毫米、间距是0.12毫米，表层呈现微带线结构。

常见报错因阻抗不连续致使信号反射，【新手避坑】，致使经常是参考层被分割或者过孔乱打 ，其原因所导致。快速解决办法为：使参考层保持完整，差分对下方紧紧贴着地层，将过孔数量控制在2个以内。

2 差分对等长绕线锁相位

途径变为交互式长度调谐，挑选出差分对，目标长度为一万密耳，公差正负五密耳，绕线振幅二十密耳，间隙十密耳，选择三维蛇形加圆弧模式。等长误差必定要小于五密耳。

针对新手需避开的情况，当等长之后出现相位偏移超出限定范围，接着就会提示错误信息“Timing Violation”。其核心致使出错的缘由是，在绕线过程中呈现不对称状况，仅仅对其中的一条线进行了绕制操作。而解决该问题的办法是，要同时对两条线进行绕制，在拐角的地方统一添加圆弧，完成绕制操作之后运用Measure Length进行再次核对。

3 串扰抑制与3W间距规则

从设计进入规则再到信号完整性，将串扰阈值设定为负四十分贝。开启间隙规则，并且线与线之间的距离要大于或等于零点六毫米（为零点二毫米线宽的三倍）。在关键信号的两侧添加起到保护作用的地线，孔与孔之间的距离是二百密耳。

【新手需防】因平行走线长度超出500mil，致使近端串扰情况出现从而引发误触发，进而报错“Crosstalk Failed”。迅速解决办法为：走线采取分层垂直交叉方式，每隔100mil进行换层操作，并借助缝合过孔予以隔离。

存在这样一个关键参数的最优推荐值，即差分对内耦合长度要小于或等于200mil啦。而设置这个值是有理由的，那就是一旦超过200mil，就会大幅度地增强串扰，还有共模辐射呢。经过实际测量，眼图张开度也从原本的85%下降到了60%，信号质量直接就崩盘了。

考量两种实操方案的对比情况，其中方案A为微带线，也就是表层布线，它具备调试容易的特性，换层数量少，然而辐射较大，适宜用于原型验证；方案B是带状线，属于内层布线，其被上下地层夹着，屏蔽性能良好，串扰较低，不过存在过孔多以及走线长的问题，适合量产产品。究竟选择A还是选择B，需依据EMI认证要求来定，在着急程度不高的时候可无脑选择B。

高频完整的报错流程是，报错呈现为“DRC Violation: Unrouted Net Constraint”。一站式的解决办法是，首先按下P键再按下N键以显示所有飞线，通过强制推挤的方式重新进行布线 ；接着前往Design选项再进入Rules选项然后进入Routing选项接着进入Width Width选项，将最小宽度设置为0.15mm最大宽度设置为0.3mm ；最后点击Tools选项再点击Clear Cache选项，重新启动DRC。整个过程花费5分钟即可完成。

柔性FPC板以及28G以上毫米波电路并不适用这般的方法，替代的方式是，FPC采用阻抗膜加上双面带状线，毫米波则直接运用共面波导以及电磁仿真。在你实际的操作过程当中，你也曾碰到过什么样稀奇古怪的布线报错呢？在评论区域纷纷展示出来，咱们一同来深入探析它。