PCB差分线走线实测 阻抗控制这3步新手必看

实测Altium Designer 24,0,1版本这款工具的是我，曾因差分线阻抗失去控制致使信号眼图闭合而陷入困境，新手只要按照步骤逐个去操作，便能够轻易规避这类时常会出现的问题。

差分线阻抗100欧怎么设

开启Layer Stack Manager，于Impedance Calculation页面之中，将差分对线宽设定成0.12mm、间距为0.18mm，介电常数选取4.2。关键参数最优推荐数值：线宽0.12mm，原因是此数值在常规1oz铜厚状况下能够稳定为100欧，并且制板良率是最高的那一个。新手需避开的坑：报错“阻抗计算失败”大多是因为没有把参考层设置为GND平面。很快的办法是，双击处于层叠状态里的内层，将Type设置成Plane，然后再次去跑一回阻抗计算。

等长误差怎么控

在Route菜单之中，选择Interactive Differential Pair Routing，将Properties面板调出，把等长误差设定为0.05mm。实际的操作路径是，首先画出主差分线，接着运用Interactive Length Tuning来调整蛇形线，目标长度匹配时，点选最长的那一根。新手需避开的坑：常见出现的报错“No tuning target”，其原因在于没有预先去设置Net Class里面的Length规则。要先去到Design-Rules-Matched Net Lengths，把Maximum值设定为同组内最长线长度加上0.05mm，接下来再去调整蛇形方能实现自动对齐。

过孔换层导致阻抗崩了怎么办

高频出现完整报错情况，即换层之后，TDR测试时阻抗降至85欧。其原因在于，过孔存在残桩以及回流不够连续。有着一站式的解决流程，先是在Layer Stack Manager当中，把过孔孔径调整至0.3mm，将反焊盘设置为0.6mm；接着在距离过孔0.5mm的位置，添加一对GND回流过孔；最后把内层参考平面的挖空区直径缩小到0.8mm。完成这一步骤之后，阻抗回升至98欧。

存在两种实操方案进行对比，其中方案A采用全屏蔽过孔，并且还要加上四个回流孔，这种方案适合10Gbps以上的高速情况，而方案B仅仅只用一对回流孔，它适合USB2.0等低速的情况，关于取舍的逻辑是，要是板子的空间足够的话就选择方案A，要是密度高的话就选择方案B，方案B的性能比方案A差大约5%，但是却能够省下30%的布线面积。

最后要提醒的是，这种方法并不适用于柔性PCB，因为其阻抗会漂移10到15欧，替代的方案是改用共面波导结构并且添加阻抗条进行实测。你在调试差分线的时候还碰到过哪些稀奇古怪的报错呢？欢迎在评论区留言，要是点赞超过500，我就继续写DDR5差分时钟实时规避风险。