#阻抗匹配

智行者IC社区 2026-05-08

有过Altium Designer 22.6的实测经历，曾为默认线宽致使50欧姆…

智行者IC社区 2026-05-08

实测Altium Designer 22.6.1的本人，曾踩过差分对绕线后相位反…

智行者IC社区 2026-05-06

据本人实际测量Cadence Allegro 22.1，曾经历过因低频信号线随…

智行者IC社区 2026-05-04

本人实际测试Cadence Sigrity 2023，踩过DDR4数据线由于阻抗不…

智行者IC社区 2026-05-01

本人实际测试了Altium Designer 23.8.1这款软件，在此过程中遭…

智行者IC社区 2026-04-30

本人实实在在地测试过 Polar Si9000 V6.0 ，经历过因介质厚度算…

智行者IC社区 2026-04-29

实测Cadence Allegro 17.4的是本人，踩过差分对动态相位误差超…

智行者IC社区 2026-04-29

我亲自测试了Altium Designer 23.8.1，遭遇过DDR3数据线等长误…

智行者IC社区 2026-04-28

在DDR3数据线方面，本人对Cadence Sigrity 2023进行了实际测试…

智行者IC社区 2026-04-19

在下亲自测试Cadence 17.4 Allegro，遭遇过等长组规则设定完毕…

智行者IC社区 2026-04-18

本人实际测试了Altium Designer 23.8.1，因踩了规则没设全的坑…

智行者IC社区 2026-04-14

有本人亲自进行的关于Altium Designer 22.6.1的实际测试，经历…

智行者IC社区 2026-04-13

进行 Altium Designer 24 实测的本人，曾踩过差分信号等长绕线…

丶天空 2026-04-09

成为一名合格的PCB设计工程师？不想再做基础打杂，真正掌握可…

智行者IC社区 2026-04-07

其本人亲自进行了Altium Designer 22.6.1的相关实测，经历过在…

智行者IC社区 2026-04-07

亲测Cadence SPB 17.4，曾遇更新DRC后飞线未消之状况，新手依步…