PCB设计实操笔记 新手照着做避开这三个大坑

实测Altium Designer 22.8.1的是我，我遇到过差分线阻抗匹配失控致使信号反射、板子回来后跑不通的情况。新手只要跟着步骤一步步去操作，便能够轻松躲开这类常见问题。

步骤1 设置默认线宽和间距规则

用于把控行为举动的路线途径是这样的操作：先要从“Design”开始，随后进入“Rules”，接着找到“Routing”，当中有一项是“Width”。然后，用双手双击以此来创建全新的规则，在“Min Width”这里填写成“6mil”，“Preferred”填写为“6mil”，“Max Width”则填写成“10mil”。之后，再次进入“Clearance”，创建新的规则并把间距设置成为“6mil”。关键参数最优推荐值当中，6mil线宽（1oz铜厚）属于性价比最高的选择，这是为何呢，因为多数PCB厂的最低制程能力是6mil，要是低于这个数值，就会加收50%的工程费，然而要是高于8mil，就会造成高密度板空间的浪费。

新手需避坑，常见报错是，规则检查之际提示“Un-Routed Net Constraint” ，核心原因在于，你仅更改了全局规则，却未给特定网络分配规则，或者Class里错误设置了其他约束 ，快速解决办法为，在Width规则当中设置“Where The Object Matches”选“All”，且右键选择优先级处于最高。

步骤2 差分对等长蛇形线补偿

操作的路径是，将Place选定，接着选定Directives，再选定Differential Pair，以此给一对网络添加差分对标识。然后是Route，选定Interactive Differential Pair Routing，按下Tab键调出具有属性的面板，把线宽设置为6mil，把间隙设置为6mil，将目标阻抗设置为100Ω。当存在需要等待进行长补偿的情况时，运用Tools -> Length Tuning，将差分线予以选中，把Target Length设定为最长的那一条线的长度，把振幅选定为1.5mm，把间隙选定为0.3mm。

新手需避坑的常见现象是，蛇形线绕完后，差分对内部的相位差超出了5ps，信号眼图无法张开。核心原因在于，没有单独对内等长，或者绕线时耦合段不对称。快速解决办法是，先测量两条线的长度差，在Length Tuning里开启“Pin to Pin”测量模式，只针对差分对内的两条线进行补偿，不要整体拉长。

步骤3 动态铜皮浇铸与过孔缝合

操作途径：放置的动作指向，多边形倒灌这一行为，在绘制好相应区域之后，于属性范围里将连接到网络设置成接地，倒灌顺序选择所有层面同时进行浇铸操作。关于过孔缝合的操作流程是这样的：先找到Tools这个选项，然后在其中找到Via Stitching，接着点击Add Stitching to Net，之后从中选择GND网格，还要设置间距为80mil，过孔的孔径设定为0.3mm，焊盘的尺寸设定为0.6mm。这里需要注意，要先去执行铜皮浇铸这个操作，也就是找到Tools里的Polygon Pours，再点击Repour All，完成后才进行打过孔的操作。

对两种方案进行对比，方案A是整板网格铜，这里填充比例为30%，方案B是实心铜皮。对于高密度数字板而言，应选实心铜皮，这是由于其能够降低50%的回路电感；而在射频或天线区域，则要选网格铜，目的是避免大面积铜皮引发寄生电容。其取舍逻辑为，若板子超过四层并且以数字信号为主，那就无脑选实心铜；要是存在柔性区域或者天线周边，那就必须选网格铜。

频次较高的完整报错情况为：在进行浇铸操作之际，弹出了“Polygon Not Repoured (Layer: Top) – Broken Pour”这样的提示。所呈现的现象是：在铜皮所在区域出现了白色的十字叉形状，并且无法进行填充操作。提供的一站式解决流程方面：第一步是要去检查铺铜区域的边界状况是否处于闭合状态（具体操作是点击Edit -> Polygon Pour -> Vertices） ；第二步是要查看所分配的网络是否存在（举例来说，像GND网络被误删掉的这种情况） ；第三步是重新启动软件，将该铺铜删除之后再重新绘制出一个矩形区域，先针对单层实施浇铸测试。90%的情况是边界自交或内存溢出，重新画即可。

于四层板以内、常规FR4板材、线宽要不小于了4mil才实测的本方法。要是您的板子是HDI任意层互连或者射频毫米波频段，那这套规则是不适用的，建议去改用像Polar Si9000那样的专用阻抗计算题比如手动叠层。你在PCB设计里最头疼的DRC报错是哪一种呢？在评论区一起去吐槽。