AD设计规则实战：间距规则设置别踩这3个坑

亲身经历实测Altium Designer 24.2.3这个版本，曾遭遇过在进行间距规则设置以后，整个板子出现报错，进而无法输出光绘的状况，新手只要依照步骤一步步去操作，便能够轻松躲开这类常见问题。

间距规则不生效怎么办

许多刚入门的新手于AD之中设定了间距方面的规则，然而在进行DRC检查之际却发觉根本没予以执行，本应报错的地方不报错，不该报错的地方却胡乱报错。这通常归因于规则的优先级没有弄清楚。

最开始的那一步，要去把菜单栏当中的Design点开，然后找到Rules，接着步入规则编辑器里面。在左侧的导航栏处寻找到Electrical，再从中找到Clearance，这儿可是所有间距规则所处的地方。用鼠标右键点击Clearance，从中选择New Rule，从而新建出一个间距规则。

第二步，于新建的规则详情面板当中，在Where The First Object Matches这一栏之处选择Net Class，接着从下拉框里挑选出你所定义好的网络类，诸如“POWER_5V”。填在 Constraints 面板里的 Minimum Clearance 是 0.254mm，它构成了 4 层板电源网络各自之间的标准安全间距，标点是。

【新手避坑】

规则新建之后，其优先级于默认状态下是最低的。你得于规则编辑器左边的列表里，借助鼠标将新规则拖动到Clearance根节点下方的最顶端位置。AD依照从上至下的次序去匹配规则，最先匹配到的那一条规则会生效。要是不进行拖拽排序，你的新规则就会一直在那被默认的“All”规则覆盖，等同于没有设置这些。好多新手在这儿会卡住好长一段时间。

第三步操作，要回到规则编辑器的左侧位置，以右键点击 Clearance，把选择 Report Clearance Rule Errors时确保证处于打勾的状态。之后点击左下角处的 Apply。再去点击 OK 从而实现关闭。返回到PCB界面，依照快捷键T D R，再次进行DRC的重新运行，以此查看规则是否生效。

【新手避坑】

进行DRC运行之时，要是出现报错显示为“Clearance Constraint Violation”这样的情况，然而你却认为所述的间距明显是足够的，那么首先要去对Design → Board Shape → Redefine Board Shape加以检查，进而确认板子外形并没有将走线切割在外面。另有一常见缘由是，规则之中Minimum Clearance的单位被设定成mil而非mm，设若你惯于使用mm，那务必要于Preferences → Board Insight Display → DRC Detail里去确认单位达成统一。

差分对间距规则怎么设才不报错

差分对走线，在整个PCB设计当中，属于那种极其容易因规则而被弄疯的部分，特别是像USB或者HDMI这类高速信号，要是间距设置得大了，信号质量就会变差，倘若设置得小了，DRC就会疯狂报错。

先着手构建差分对，于规则编辑器的左侧寻觅High Speed → Differential Pairs Routing，接着右键选定New Rule。要是选中“Where The First Object Matches”，进而选择“Differential Pair Class”，一旦是USB这种情况，其普通类名通常被称作“USB_DP_DM”。“Gap”参数填写上0.2mm，此为USB 2.0差分对被推荐出的间距数值了。Width 填 0.254mm，保证单根线宽匹配阻抗。

【新手避坑】

与差分对规则相关的Gap以及Width二者之比值，会对差分阻抗形成直接影响。要是你所在的板厂规定要达成100Ω阻抗，那么Gap跟Width的组合可不是能够随意填写的，而是一定要借助叠层计算器经过计算才行。我推举Gap为0.2mm、Width为0.254mm的这个组合，使其与板厚1.6mm的4层板相配合，经过实际测量其阻抗稳定处于98至102Ω之间。另外一点，差分对必须以成对的形式来定义类名，像“USB_DP”和“USB_DM”这两个网络必须处于同一个差分对类当中，不然规则倘若找不到匹配对象则会直接失效。

给差分对单独加一组间距规则。回转至 Electrical → Clearance 之处，而后新建起一条规则，于 Where The First Object Matches 那里选择 Differential Pair Class，在 Where The Second Object Matches 这儿挑选 All。“Minimum Clearance”填写“0.3mm” ，如此别的线路和该差分对之间的间隔便区分开来了。

【新手避坑】

如果你一并设定了普通间距方面的规则以及差分对间距规则，要留意差分对规则务必排列在普通规则之上。倘若排错了，差分对走线将会去适配普通规则的0.254mm，进而致使DRC报错为“间距不足””。解决的办法是：拖动规则顺序，随后即刻开展DRC验证，不要等所有走线画完之后再回过头去查找。

这套方法不适用刚柔结合板，也不适用射频板，因为这类板子对于间距的物理要求远远高于常规数字板。要是你做的是RF板，那么建议直接利用 Impedance Profile 功能，并结合厂家的叠层文件来生成规则，而不要手动进行设置。