技术文档 2026年04月2日
0 收藏 0 点赞 2,646 浏览 1392 个字
摘要 :

我亲自测试了VX.2.14这个版本,经历过差分对等长怎么都弄不准怎么都难以拉准的如此这般的坑,新手只要依照步骤一个一个步骤逐步一步步地去操作,便能够轻轻松松地避开这……

我亲自测试了VX.2.14这个版本,经历过差分对等长怎么都弄不准怎么都难以拉准的如此这般的坑,新手只要依照步骤一个一个步骤逐步一步步地去操作,便能够轻轻松松地避开这类比较常见出现的问题句号。

1 打开CES并精准找到对应网络

开启PCB设计界面,点选工具栏之上的Constraint Editor System图标,即红白相间的那个图标。与此同时,将这两个网络一并选中,然后用右键进行操作,选择Create Differential Pair。

新手要避开这个坑,常见的报错情况是,在创建差分对的时候,会提示“Net already in a class”。其核心原因在于,这两个网络呀,有可能被其他的默认规则给关联上了。解决的办法是,首先在左侧的导航栏那里,找到 Net Class 之下的默认类,接着把这两个网络从原来的类当中给移除掉,之后再重新去创建差分对。

2 设置匹配组并绑定关键参数

设立好差分对之后,于CES里挑选Differential Pairs标签页面,寻得方才设立的USB差分对,于Static Phase列键入目标容差,建议设定成5mil,原因在于针对USB 2.0信号而言,5mil的相位差能够确保信号沿对齐,相较于默认的20mil更为严格,能够留出充足余量来应对叠层误差。设置完必须点击上方 Apply 按钮保存。

【新手需防入坑】时常出现的状况是,明明已然设定为5mil,然而在进行布线操作时,DRC竟始终呈现红色报错。究其核心缘由在于,仅仅设置了静态相位,却未曾针对这一对线设立Match Group。要新建一个于CES的Net Classes里的类,得把这对差分对拖进去,然后在Match Group属性里关联刚才所设置的5mil规则,不然软件不会进行强制执行。

3 定义Z轴延迟进行精确绕线

PCB布局之际面对此界面,将差分对的两根线予以选中,接着按F3从而进入布线模式,以手动方式把两根线等长走完之后,再去点击Route菜单下边的Tune子菜单,从中选取Tune Differential Pair Net(s)。按 F6 应用绕线。

【新手避开陷阱】,高频出现的完整错误提示:“调谐失败:无法满足长度限制。”,一趟式的解决流程:首先,查看绕线的区域有没有铜皮或者过孔形成阻挡,暂时把它们隐藏起来或者移开。接着,去查看一下Gloss模式是不是处于On的状态,要是开启了的话就会致使绕线被自动推挤从而遭受到破坏,所以必须按下Ctrl+Enter,在Gloss选项卡那里关闭全局的平滑。最后,要手动去调整绕线的幅度,把Corner Style从90度改成弧形,以此来降低线宽的突变。

在操作路径那儿,要是追求极致等长会采用Static Phase方案,这种方案适合高频信号;要是追求布线密度则采用Dynamic Phase方案,此方案适合空间受限的板子。前者精度高然而费时,后者布线快但会牺牲部分信号完整性,这两者的取舍逻辑取决于你的板子层数以及速率要求。以上所讲的方法不适用于那种需要在多组差分对之间,像HDMI所有通道那样做严格等长的场景。要是存在多组之间的匹配需求,那就一定得先于CES里头创建Multi-group Match,接着把所有组的长度范围一同锁定至同一个基准值。你所负责的项目在进行设置等长操作之际,是卡在了绕线工具推不动这种情况上呢,又或者是落在了DRC报错却找不着根源这种状况上呀?到评论区一块儿探讨探讨。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3491.html

相关推荐
2026-07-10

我亲自实测了那款Altium Designer 22.0 , 遭遇过网表导入之后过孔尺寸变得杂乱无章、手动去修改花费…

2026-07-10

本人实际测试了Cadence Virtuoso 6.1.7, 经历过DRC报错率高达40%的那般具体实际操作时所碰到的难点,…

2026-07-10

经本人实际测试Cadence Allegro 17.4, 在信号完整性设置以及约束管理器映射方面踩过坑, 新手紧跟步…

2026-07-10

在智行者IC社区技术交流里, 不少开发者常常会陷入“代码能够运行就可以”这样的误区, 然而却忽略了底…

2026-07-09

本人实际测试了Simulink R2023a, 遇到过模型编译出现死锁以及求解器发生震荡这两个在具体实际操作过…

2026-07-09

此次是经由本人亲自进行测试, 针对Altium Designer 22版本与CAM350 10.6版本相配合之情况, 在那过程…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

底层重构升级,体验全面焕新

各位硬件工程师、电子爱好者大家好! 为提供更稳定、更高效的技术交流环境,智行者IC社区现已完成全站底层重构升级。本次升级全面优化网站版面布局、提速资源加载与下载通道,同时完善社区问答、资源分享、课程学习生态,大幅提升浏览与实操体验。地址为:https://www.zxzic.com 我们始终专注PCB设计、高速电路、嵌入式硬件、IC实战技术深耕,全力打造专业、纯粹、便捷的硬件技术交流聚集地,助力每一位学习者零基础入门、实战进阶、项目落地。

点击进入 我已知晓