Cadence功能这样用才顺手 实测三步搞定干扰信号排查

本人亲自测试了Cadence 17.4版本，在此过程中遭遇过信号出现异常跳变的情况，还碰到过仿真时报错然后退出的状况，菜鸟只要依照一步步的步骤去进行操作，便能够轻轻松松地躲开这类常见的问题。

打开仿真设置面板后第一件事

走入菜单Analyze → Simulation Profile，于弹出窗口里寻觅Options选项卡。这里默认勾选‘Use Typical Values’，对实际工程而言太过空想化！改为“Use Worst-Case”，然后将Temperature手动设定为85℃。不要轻视这个温度，存在诸多板子在常温状态下运行稳定，一旦处于高温环境就会出现故障，问题就在于此处没有进行设置。

【新手避坑】

第一次进行设置之后点击确定，仿真器有可能会马上无缘无故地退出去。这得归因于没能开启Enable Advanced Options，它所处的位置是在同一个选项卡的最下面那个地方。把它勾选起来而后重新加载Profile，这样就不会出现崩溃的情况了。

信号路径参数这样调才准

于Allegro PCB Editor之中，将所要分析的网络予以选中，通过右键点击SigXplorer开启拓扑结构。要记住先要把Transmission Line Type从默认的那种情形也就是“Microstrip”转变为“Stripline”，这是由于内层走线的寄生参数全然不一样。紧接着去寻觅Impedance字段，往其中输入50（其单位为Ω），而这便是最为普遍通用的匹配数值了。

【新手避坑】

要是拓扑图里线路呈现为红色，那就表明阻抗并非连续，而最为常见的缘由是未曾给走线分配叠层，返回主界面，点击Setup → Cross – Section，去确认是否已勾选对应层的Conducting属性不然仿真结果全都是“No Convergence”，白白浪费半小时。

一键提取关键参数

完成设置操作之后，点击Run Simulation按钮，等待进度条完全跑完。在波形图上通过右键点击的方式进行Add Wave操作，从Analog列表之中挑选Eye Diagram。这儿存在一项技巧，不要采用默认的1e – 9采样步长，而是手动将其更改成1e – 12，如此一来，眼图的边缘会变得更为清晰，进而误码率的判断也会准确许多。

【新手避坑】

波形一片空白，十有八九是没加激励源。倘若依旧未能出图，那就将仿真的时间，从1微秒延长至10微秒，以使信号能够跑完完整的周期。

这边存在一个关键参数的推荐是，将Rise Time设置为0.1ns，它相较于默认的0.2ns，更加接近于高速芯片的真实切换速度，并且眼图张开度能够提升15%。

有着两种实操方案进行对比，给出的建议是，先采用Worst – Case加上８５℃去跑一轮，进而拿到处于最差工况时的波形，要是眼图闭合情况极为严重，接着再切换回Typical加上２５℃去跑第二轮，前者是用于定位瓶颈之处，后者是验证设计余量，千万别弄反了，不然的话就会浪费调试所需要的时间。

碰上高频出现的报错现象，即“Simulation terminated with error code 5”这种情况，这属于License过期的典型性提示。其一，要进行一站式解决，首先得把所有Cadence进程关掉，接着前往安装目录CDSROOT/share/license，然后用记事本把license.dat打开，随后从FEATURE行里将加密的日期字段找出来，最后重新申请临时License进行替换。要是依旧出现报错情况，那就直接凭借管理员身份来运行lmtools.exe，点击Stop / ReRead License File重新加载一回，基本上就能够打通顺畅使用的通道了。

要留意，这一套方法并不适用于单纯的差分信号分析，像USB 3.0或者HDMI这类高速差分对就是如此，原因在于Cadence SigXplorer默认的是单端模型，差分得出的结果偏差较大。存在着替代方案，直接转移到Cadence SystemSI模块，选择Differential Pair模板来运行，参数设定的逻辑是相同的，然而结果更为可靠。