经本人实际测试Cadence Allegro 17.4, 在信号完整性设置以及约束管理器映射方面踩过坑, 新手紧跟步骤逐一操作, 便能轻易躲开这类常见问题。众多初学者认为Cadence难以入……
经本人实际测试Cadence Allegro 17.4, 在信号完整性设置以及约束管理器映射方面踩过坑, 新手紧跟步骤逐一操作, 便能轻易躲开这类常见问题。众多初学者认为Cadence难以入手, 实则是由于未弄明白底层逻辑, 只是单纯看视频而不实际操作, 或者即便操作了也不做笔记, 以至于同样的错误会再次出现。
为什么Cadence约束总是报错
初初接触Cadance之际, 最是能把人脑袋搅得一团乱麻的便是Constraint Manager当中那林林总总的红线了。好多人并不清楚, 这些红线并非是程序出现的漏洞缺陷, 而是设计规则检查即DRC正在发出警示信号呢。
在进行设置差分阻抗的操作时要注意, 必须把目标阻抗值锁定在90欧姆加上或者减去10%的范围之内 , 这个数值乃是依据FR4板材以及常见叠层结构推算出来的能够达成最佳信号质量的平衡点 , 要是将其设成50欧姆单端的话, 差分对就会由于阻抗不匹配从而产生反射现象, 进而致使眼图闭合 , 不要嫌麻烦, 一定得在Allegro里借助Specctra Quest或者直接于Constraint Manager里手动进行指定, 不要寄希望于默认值能够帮到你。
诸多新手出现报错情况, 缘由在于走线与宽度不相匹配。在这个时候, 不要匆忙去变更线宽, 而是要先对Stackup定义展开检查。要是层叠定义出现错误了, 那么所有经计算得来的线宽就都是无用的。一旦察觉到红线, 首先要查看Error Log, 它能够告知你具体是哪一根线违背了何种规则。
【新手避坑】
时常出现的报错状况是这样的: 错误提示为, 走线宽度与约束条件不相匹配。
关键出错缘由在于, 印刷电路板叠层和实际工厂工艺不相符合, 又或者没有准确地加载约束集。
下面是快速解决办法, 重新开启Stackup Editor, 去确认介质方面的厚度以及铜厚, 随后再重新进行Apply Constraints。
如何高效处理高速信号布线
在对DDR或者HDMI这类高速接口予以处理之际, 布线策略直接就决定了板子究竟能不能被点亮。在此处提供两种方案, 一种是基于规则驱动的自动布线, 另一种是手工精密布局布线。
简单模块方面, 能借助Allegro的Auto Router搭配精心优化过的约束文件, 节省八成时间。然而对核心高速信号而言, 得采用手工布线。你要于Layout环境里开启Guides, 并将平行走线间距设为3W原则, 也就是线间距大于或等于3倍线宽, 以此减少串扰。
若碰到高频噪声干扰情形, 建议将电源去耦电容的等效串联电感也就是ESL, 把控在1nH之内。这是源于高频电流对于电感极为敏感, 要是ESL过大, 那么电容在高频段便会失效, 没办法有效滤除噪声。挑选0402或者更小封装的电容, 并且尽可能靠近引脚摆放, 这是降低ESL的关键所在。
针对于两种方案予以对比, 自动布线适宜低频以及高密度的普通电路, 其速度较快然而质量却无法把控;手工布线适用于高频且高可靠性要求的项目, 虽说耗费时间, 不过能够保障信号完整性。在实际工程里面, 我们一般混合运用: 先是自动布通大部分网络, 接着手工调整关键路径。
【新手避坑】
常见出现的报错情况是, Timing Violation, 或者是Spacing Rule Violation。
核心的出差错缘故: 没有对Length Matching容差做出正确的设置, 或者相邻的走线之间的间距并不充足。
快速解决的办法是, 于Constraint Manager里, 将Length Matching的容差放宽到5mil, 或者运用Route Spacing工具,强制使间距拉开。
Cadence常见报错一站式解决
在实际去进行操作的过程当中, 难以避免会遭遇到一些较为顽固的错误, 像最为常见的那种“无法打开文件”或者“许可证签出失败”。
对着License报错这种情况, 要优先去检查License Server的服务状态, 还有防火墙设置。在好多时候, 问题并非存在于代码方面, 而是出在网络通信上。务必要保证你的电脑能够ping通License服务器, 并且TCP端口27000 – 27009没有被拦截。要是服务处于正常状态, 那就试着去重启lmgrd进程。
又一个高频出现的错误在于, 保存之际会弹出提示“Disk Full”或者“Permission Denied”。这种情况常常是由于, 项目文件夹的权限设置存在不妥之处, 或者是网络驱动器的连接态势不稳。在此建议, 把所有的工程文件妥善置放在本地的SSD硬盘之上, 规避运用OneDrive或者网盘同步文件夹, 以此防止出现文件锁定方面的冲突。
这套办法尽管普遍适用, 然而并非对所有情形都适宜。要是你的项目关联超高频毫米波, 又或者要与特定的EDA工具链深度融合, 或许需要更具专业性的定制举措。在这个时候, 建议向原厂技术支持进行咨询, 或者去查阅特定的应用记录, 而不是仅仅依靠通用的教导材料。
微信扫一扫
还没有评论呢,快来抢沙发~