#DRC

智行者IC社区 2026-06-26

本人实际测试了Cadence 17.4版本, 经历过DRC报错不间断如雪花般…

智行者IC社区 2026-06-15

经历过本人实际测试KiCad 8.0.6, 遭遇过封装库缺失的状况, 也碰…

智行者IC社区 2026-06-08

实测Cadence IC6.1.7 版本的本人, 踩过在DRC报错后手动一条条翻…

智行者IC社区 2026-06-05

自己亲身测试了Cadence IC618, 遇到过DRC一片呈现红色的坑, 新…

智行者IC社区 2026-05-27

欢迎加入 嵌入式硬件+PCB设计工程师实训营【20260527期】！ 本…

智行者IC社区 2026-05-23

自己实际测试了Cadence 17.4 Allegro版本，经历过DRC（设计规则…

智行者IC社区 2026-05-15

我自身实际测试了Altium Designer 22.9这款软件，经历过像过孔D…

智行者IC社区 2026-05-13

实测Synopsys V – 2023.03，实测Cadence 202209，实测国…

智行者IC社区 2026-05-08

有过Altium Designer 22.6的实测经历，曾为默认线宽致使50欧姆…

智行者IC社区 2026-05-06

据本人实际测量Cadence Allegro 22.1，曾经历过因低频信号线随…

智行者IC社区 2026-05-02

己亲身测试Altium Designer 22.6，遭遇过因差分对等长绕线直接…

智行者IC社区 2026-04-28

我亲身测试了 Altium Designer 22.6.1，经历过铺铜之后出现大面…

智行者IC社区 2026-04-27

亲测VX.2.14版本，曾遭遇差分对等长绕线之际自动添附多余线头之…

智行者IC社区 2026-04-22

经过本人实际测试Altium Designer 22，曾踏入因盲目将线宽加宽…

智行者IC社区 2026-04-21

经本人实际测试Cadence 16.6，曾踩过因规则管理器设置不合适致…

智行者IC社区 2026-04-16

在下亲身测试Cadence Allegro 17.4呢，遭遇过DDR3数据线等长绕…