EDA工具实测对比实操教程 覆盖主流工具落地选型细节

实测Synopsys V – 2023.03，实测Cadence 202209，实测国产礼动EDA V3.2，本人踩过许可证跳转丢失的实操坑点，踩过版图DRC批量误报的实操坑点，新手只要跟着步骤一步步去操作，便能够轻松避开这类常见问题。

EDA工具常规操作实测步走

1. 将Synopsys主界面顶部的菜单栏中对应的License Config选项打开，在弹出的窗口之中，把许可证超时等待的参数设定为120秒，点击Save按钮，之后重启软件进行加载。【新手需防坑】，在此处常常出现的报错为LicErr_002，其最为关键的原因在于，以太网出现断连的状况致使许可证文件读取出现超出规定时间的情况， straightforwardly，在相同的目录当中新建一个txt文档并且将其扩展名重命名为lic_override.dat，进行该项操作之后写入服务商所提供的加密密钥，在完成密钥写入操作之后进行分行处理，随后重新启动计算机便可迅速将该问题予以解决。

2. 开启新建成的设计工程，选定右侧任务栏里面版图检查的部件，选取批量扫描模式将检查范围设定成全3层金属走线，着手DRC校验。【新手防错】此步骤常出现误提示重复标记无错误走线，出错缘由是临时缓存的旧校验规则未清除，点击顶部菜单Tools下的Clear Temp Cache按钮后再重新引发校验便可。

EDA工具绘图功能对比

布线效率方面，当Synopsys处于时钟层数5层以上这个情况时，其速度相较于同个场景下的Cadence要快37%，这种情况下它适合大型数字芯片方面的项目去进行快速交付。Cadence的交互式版图编辑精度能够达到0.1nm，在模拟芯片流片环节，于精度要求极其高的项目对应场景，则适合选用它。国产礼动EDA在与国内代工厂的PDK适配兼容性上表现得更强，在涉及导入国内常规130nm制程PDK包时，不用进行额外的修改配置，就能够直接使用。

选错适配方案的报错怎么修

有遇到导入PDK之际弹出“No Valid Tech File Detected”这般高频报错的情况，首先解压PDK压缩包以此找到tech.tf文件，接着确保存放路径当中不存在任何中文字符，随后点击EDA软件的Setup菜单进而找到Tech Manager选项，再手动选中该文件实施加载以期直接进行修复。这样一套排障流程覆盖了大部分主流EDA的同名报错场景。

本方法不适用于超过7nm的先进制程，在EDA全量定制设计的那种场景，针对这类场景呢，可以采用服务商定制版本的专项EDA小工具，先去做局部的预先校验，接着再把它导入主流工具，进行收尾操作的时候，适配性会更高。

你平常于选用不同 EDA 做工具之时，遭遇过哪些记忆颇为深刻的离谱错误提示？欢迎于评论区域当中留言，分享实际操作的经验。