Cadence约束规则三步走 新手避坑实测笔记

经本人实际测试Cadence 16.6，曾踩过因规则管理器设置不合适致使整板DRC大量涌现的坑，对于新手而言，只要依照步骤逐个进行操作，便能够轻易避开此类常见问题。

第一步 进入CM管理器并创建基础线宽规则

进行这样的操作：执行Setup菜单命令，然后选择Constraints，接着再选择Constraint Manager进行操作。在左侧工作区，用鼠标右键点击Electrical选项，之后选择Create，再选择CSet，将其命名为PWR_10mil进行标识。双击该选项进入，查找Line Width栏目，把Min修改为10来完成调整。至关重要的参数有着最佳的推荐数值：默认情况下，走线的线宽设定为6mil，其缘由在于，这个数值对多数1oz铜厚板厂的工艺具有兼容性；它不但能够确保阻抗得到有效控制，而且还能使加工难度得以降低；要是线宽过细，就容易出现断线的情况；要是线宽过粗，则会造成空间的浪费。

萌新需警惕避坑：不少新手径直去更改默认的“Default”规则，致使不同的电源网络将线宽混合使用。常见的报错呈现为“Line width constraint violation”，并且DRC标记显示为红色。解决的办法是：先去创建专属的CSet，接着再分配给对应的网络，千万不要去动系统自带的“Default”。

第二步 设置电源与地网络的线宽分配

于CM管理器之内，挑选出 “Net” 工作表，将VCC以及GND网络筛选出来。按着Ctrl键进行多项选择，右键点击 “Assign CSet”，选取方才的 “PWR_10mil”。在这个时候，这些网络的最小线宽转变成为10mil。有一组两种实际操作方案相互比较：方案A把10mil统一分配给所有的电源地（此种方式简单直接，适宜于低速板），方案B依据电流大小划分等级（就是1A对应12mil，2A对应20mil，适用于大电流板）。选A的是低速信号板，选B的是电源模块板，你得看你的板子最大电流有没有超过1.5A，然后再在两者之间进行取舍。

新手需规避的情形：忘掉了针对GND网络专门去分配规则，从而致使地线依旧是6mil。呈现出的状况是电源压降过大，芯片运行不稳定。能够快速予以解决的办法：于CM里点击“Filter”输入“GND”，全部选中之后进行批量分配，接着运行“Tools -> Update DRC”来刷新。

第三步 配置差分对等长规则并解决常见报错

首先着手创建差分对，于CM之中右键点击“Differential Pair”，接着选择“Create”，随后输入正负网络名。而后进行设置相位容差的操作，找寻到“Diff Pair”之下的“Phase Tolerance”，并填入5mil。高频时出现完整报错情况，即报错呈现“LCS not locked”的状态，并且动态相位误差呈现飘红的现象。第一步骤，将布线器范围内部存在的“Auto-phase Tune”予以关闭，第二步骤，凭借手动方式来进行绕线操作，使得静态相位差处于小于3mil的状态，第三步骤，运行“Route -> Phase Tune -> By Pick”这个指令，以此来挑选出绕线节点，最终步骤，再次运行DRC，若呈现绿色则表明一切正常。

新手需谨慎避开陷阱：差分对内等长绕完线之后依旧表示出错，其关键原因便是并未设置参考基准。正确的操作方法是：首先将“Primary Group”指定为同组的其他走线，接着把“Tolerance”设置为5mil。要是出现“Target not found”这种情况，那就意味着没有匹配的参考线，此时需要先绘制好一根基准走线。

本方法不适用于HDI任意层过孔板，也不适用于刚柔结合板，原因在于叠构不对称会致使阻抗连续性遭到破坏。替代办法：采用Sigrity提取S参数，或者直接依照板厂推荐值折中设定为4.2mil线宽。你于实际拉线时碰到规则弹窗报错，第一反应是否直接点击忽略呢？欢迎在评论区分享你所踩过的Cadence规则坑，点赞收藏以待下次改板直接使用。