高速电路布线避坑指南 三大实操步骤教你稳定布线不丢信号

实测Altium Designer 23版本的是本人, 曾踩过因差分对阻抗匹配未达标准而致使信号反射的坑, 新手只要跟着步骤一步步去操作, 便能够轻松躲开这类常见问题。

第一步 叠层结构必须算准

核心参数为单层的厚度, 将顶层至底层的间距设定成0.2毫米, 此数值会对特征阻抗产生直接的影响。

【新手需防入坑】, 常见报错的状况乃是在进行信号完整性分析期间, 阻抗出现偏离五十欧姆的情形。核心的出错缘由在于, 叠层厚度被随意地填写了, 并且未曾思量铜箔厚度以及半固化片在实际压合之后的参数。快速的解决办法为: 首先要确认供应商所提供的板材参数表, 接着将介电常数以及损耗因子精确无误地填入进去, 随后再进行反算阻抗, 切不可使用软件的默认值。

第二步 差分对布线必须等长

在印刷电路板编辑界面之中, 将交互式差分对布线命令予以激活。首先去走一对阻值为100Ω的差分信号, 线路宽度设定为0.12毫米, 线路间距设定为0.18毫米。在进行走线这个操作的时候, 同时按下Shift与R这两个按键从而切换到绕线模式。重点在于, 要确保两条线的长度方面的误差, 不会超出5mil, 需运用Interactive Length Tuning工具, 将目标长度设定为2000mil, 且容差为±2mil。

【新手需避坑】, 常见的报错情况为, 在后期进行DRC检查时, 会显示长度并不匹配。其核心缘由在于, 走线的过程中, 没有锁定等长约束, 又或者是手动进行绕线操作时, 所绕出的蛇形线, 其半径过小。有快速解决的办法是: 在布线之前, 于Rules菜单当中, 给差分对网络添加Matched Lengths规则, 设定误差阈值, 如此一来, 软件便会自动进行报警提示。

对于关键差分对的布线而言, 存在着两种实操方案, 一种是直接运用自动布线器, 在设置好差分对规则之后通过一键来完成走线, 这种方案适宜于布局较为宽松、信号速率在1 Gbps以下的简单场景, 另一方面是进行纯手动绕线, 并且要配合长度调节器逐段予以调整, 该方案适合5 Gbps以上的高速信号。方案B耗时较长, 然而它能够精准地把控拐角弧度以及回流路径,信号完整性更佳；要是板子面积局促、层数较少, 那就果断选用方案B；不然一旦反射超出标准, 后期改板成本会成倍增加。

第三步 回流路径必须短

在行完所有高速信号的布线操作之后, 将Tools菜单之下的Signal Integrity Analysis予以打开。首先对所有高速网络进行选中, 继而执行Return Path Check。察觉到一条时钟信号的回流路径长度为3cm, 该长度超出了推荐上限1cm。解决的办法是, 于该信号层邻近的GND层, 顺着走线的方向增添接地过孔, 每隔5mm放置一个, 从而构成完整的回流地平面。

新手需避开可能出现的坑, 高频出现的完整报错是, “检测到信号返回路径不连续”。其真正核心的原因在于, 高速信号跨越了分割区域, 举例来说, 从一个接地区域跨越到另一个接地区域, 而在这两者中间存在着电源分割槽。那个齐全囊括式的解决流程为: 首先, 把Design Rules打开, 将Return Path规则启用；接着, 于报错的位置绘制一条宽度为200mil的GND铜皮, 打出直径是0.3mm的过孔用以连接上下层；最后, 再次去跑一回检查, 直至报错不再出现。

该方法存在局限之处在于, 倘若板子层数超出8层, 又或者信号频率高于10GHz, 仅仅依靠调整叠层以及添加过孔是无法满足需求的。在这样的状况下, 替代的方案是选用高速板材像Rogers 4350B, 又或者是采用背钻工艺来消除过孔残桩。此外要是布局极其紧凑, 走线没法满足等长要求之时, 能够考虑于芯片端添加可编程延迟线予以补偿, 然而这会使BOM成本增加以及调试工作量加大。