Cadence Virtuoso IC617新手自学入门避坑全攻略

亲身经历实测Cadence Virtuoso IC这款617版本情形 , 踩到了像原理图保存完毕之后却没办法调用库文件 , 还有进行仿真汇报错误显示找不到model这里边的坑穴场景 , 对于新手跟随下面逐个次序逐步开展操作 , 如此是能够轻轻松松地避开这一类常见的问题状况的。

第一步 正确配置工艺库路径

开启终端, 键入 csh, 以此转换 shell 环境, 随后运行 icfb &, 借着启动 Virtuoso。于CIW窗口那儿, 点击Tools – Library Manager, 去新建一个library, 在Technology File选项当中, 一定要选择Attach to an existing technology library, 而后从下拉列表里挑选你所安装好的工艺库, 就像tsmc18rf这样的。路径对不上，后面所有操作都是白搭。

【新手避坑】

正常情况下会出现的报错是“ERROR (SFE – 23): Could not access file – check path”,核心的原因在于工艺库路径未曾被写入到.cdsinit启动文件当中。解决之道为, 借助文本编辑器将用户目录下的.cdsinit予以打开, 于最末尾增添一行, 其内容为setSkillPath(append(getSkillPath() “/home/your_name/EDA/tsmc18rf”)), 一定要替换成你自身工艺库的实际绝对路径。

第二步 搭建原理图并设置仿真参数

于Library Manager之中挑选你新建好的库, 右击之后选择New – Cell View, 将Type选为schematic。把调出元件的操作指向左侧工具条的Instance图标, 从库浏览器那里拉出NMOS、PMOS、电阻、电容以及电源地。运用左边的Wire图标来连线, 要保证所有节点都处于闭合状态。在进行保存操作之后, 通过菜单中的Launch – ADE L选项, 打开仿真环境。

于ADE L窗口之中, 点击Setup – Model Libraries, 将你的模型文件路径予以添加, 诸如 /home/eda/tsmc18rf/models/hspice/models.lib 这般。点击Analyses – tran, 对瞬态仿真进行设置, 把Stop Time填写为10u。步骤是, 先点击“Outputs”, 接着点击“Setup”, 然后从中选择即将去查看的节点电压。

【新手避坑】

仿真之后出现报错显示“Simulator spectre’ not found” , 其缘由在于没有加载仿真器环境变量 , 在同一个终端之中首先执行source /opt/cadence/IC617/tools/dfII/etc/shell/setup.csh , 将路径添加到PATH里面。要是依旧寻觅不到, 那就直接于命令行当中输入which spectre来确认可执行文件所处位置, 接着手动在ADE L的Setup – Simulator/Directory/Host里去指定仿真器路径。

第三步 波形查看与参数调整

待仿真完毕之后, 点击ADE L窗口的Results – Direct Plot – Main Form, 于弹出的对话框当中选择Transient Analysis, 接着前往原理图里, 用鼠标左键点击你所要测量的连线, 波形便会呈现在Calculator窗口里。要是波形并不理想, 返回去修改元件参数（诸如电阻值、电容值）, 再度运行仿真。

【新手避坑】

被称作波形的窗口呈现出一片空白的状态, 要不然就是显示着“No data to plot”。最为常见的致使这种情况出现的原因, 是仿真所设定的时间过于短, 或者是输出节点被选错了。在ADE L这个软件里面点击Simulation – Netlist and Run这个选项, 首先运行一次, 运行完毕之后查看日志窗口有没有显示“Simulation completed successfully”这样的字样。要是出现“Fatal error”的显示情况, 将其导向日志, 去查找具体的行号, 以此来查看究竟是哪一个器件的参数发生了越界现象。其解决的办法乃是把存在可疑情况的器件的宽长比, 也就是（W/L）, 设定回工艺库所推荐的典型数值, 举例而言像NMOS这种器件, 将其W设定为1u, L设定为0.18u。

刚将Virtuoso安装好之际, 微小沟道长度被推荐设置成0.18um, 此处属于TSMC 0.18um工艺的最优折中点, 沟道要是太短, 漏电流就会增大并且模型不准确, 要是太长, 速度便无法提升。模拟电路当中, W/L比值对于增益的影响极为敏感, 新手一开始的时候不要弄得太激进。

处于实际操作阶段, 对两种方案予以对比, 其一采用AnalogLib标准库里的理想Vsource供电, 其运行速度快然而会忽略电源纹波以及噪声；其二将其换成工艺库自带的vdd电源宏模型, 其运行速度慢只不过更加贴近真实芯片行为。在进行前仿验证功能之际使用理想源便可以, 在进行后仿或者电源灵敏度分析之时再切换到工艺库电源。

存在一种呈现出高频特性且具备完整性的报错情形, 具体为“ERROR (ADE – 5922): Cannot run simulation because the netlist has errors” , 同时还伴有日志里出现的众多诸如“Unknown parameter”之类的情况。完整的解决流程如下, 首先要在ADE L点进行Simulation, 接着进入Netlist, 然后去选择View Netlist, 以此打开网表文件, 之后要检查所有的Instance, 查看是否都正确引用了模型名, 常见的情况是把nmos写成了nmos1`, 随后需对照工艺库文档里的model name列表, 手动去修改网表里的模型名, 最后再重新运行。

这个法子仅适用于IC617的老版本, 要是你用的是IC618以及往后的版本, 那么建议直接去换成ADE Explorer或者ADE Assembler, 其界面更为友好, 自动报错定位也更为精准。要是不更换版本, 那最简单的替代办法是花费半小时去搜索“Virtuoso IC617新手指南视频”, 跟着视频里所呈现的全流程从最开始构建一个最为简单的反相器, 在走通一回全流程之后你就能够摸清楚其中的套路。