过孔数量删不对 信号反射加抖动 实测教你稳如狗

进行实测的本人用的是Altium Designer 24.6.1版本，有过在DDR4走线方面因为过孔数量太多，进而致使时序出现紊乱、信号反射加倍的经历。新手只要跟着下面的步骤一步步逐步来调整的话，便可轻快毫不费劲地质避开这类常见常见的问题，达成让板子一次就成功点亮，不会再出现失误状况。

第一步 明确哪些过孔能删

把PCB文件打开，将其切换到信号完整性分析的模式。首先去选中一条关键的高速信号线，像DDR4的DQ0到DQ7这一组。然后右键点击选择“查找相似对象”，把所有过孔筛选出来。这个时候会弹出一堆属性，你得着重去看网络名。只要是在地平面以及电源平面上的非必要过孔，举例来说那些为了换层然而实际走线层够用的过孔，统统都标记出来。有个固定的操作路径，在PCB面板里，经由“设计 – 规则 – 高速规则”将其打开，把“最大过孔数”从默认的8个改成4个。

【新手避坑】

新手所常犯的那种错，乃是看到一堆过孔就慌张起来，然后一股脑儿地全部删除。而实际出现的报错情况表明，信号反射格外严重，眼图已然闭合。其核心缘由在于，删错了处于信号回流路径上的过孔，进而致使地平面变得不连续。解决的办法很是简单：保留所有跟地平面相连着的过孔，仅仅删除那些单纯是为了绕线而添加的过孔。

第二步 逐个测量并调整过孔数量

借助Altium自身所具备的“信号完整性分析”工具，对于每组信号的过孔数展开逐个测量。具体的操作路径为：先是“工具”，接着是“信号完整性”，然后是“分析网络”，输入网络名，就如同DQ0这般。瞧瞧报告里“过孔数量”那一栏。要是显示超出6个，那就得着手去删。我所给出的推荐值是每组信号最多设置4个过孔。其理由在于：过孔自身存在寄生电容和电感，每增添一个，信号延迟便会多大约10ps，4个以下能够确保上升沿维持完整。

【新手避坑】

经常出现的报错情形为“信号反射系数超出限定范围”，其主要根源是在将过孔删除完毕之后没有再次运行仿真操作，能够迅速解决此类问题的办法是，每当删除完一组，马上点击“更新网络”选项，接着再次运行一次仿真，直至反射系数小于0.2。

第三步 调整走线拓扑与层叠搭配

过完孔被删除之后，走线的长度会发生变化，此时得重新去规划层叠，存在两种实际操作的方案。第一种是将所有过孔都删除之后走直线，这种情况适宜板子密度不算高、空间较为充裕的场景，其拥有信号路径最短，反射最小的优点。第二种则是保留1至2个过孔用以换层，适用于高密度的板子，像手机主板这类，虽说信号延迟会多出一点，但是布线空间的利用率高。选择逻辑是这样的：要是你的板子属于两层或者四层，而且空间能够满足使用需求，那么就坚决果断地选择第一种 ；假如说是层数在八层以上的高密度情况，那就选取第二种。

【新手避坑】

高频完整报错呈现为：“信号于过孔那里产生了0.3ns的延迟，致使时钟出现偏移”。解决的流程如下：①去查出存在问题的过孔所处位置；②把该过孔给删掉后再去重新进行走线；③将替换走线的那一层改成相邻的层，以此来让回流路径达到最短；④再次去跑一次时序仿真，进而确认延迟降低到0.1ns以下。

这套方法，在板子层数超过了12层的情形之下，或者信号频率高于10GHz的时候，是不太适用的，原因在于高层叠其过孔的寄生效应是更为复杂的，若只是单纯地删减数量，那么有可能引发新的匹配问题。替代方案是，改用背钻工艺，或者选取埋盲孔设计，不过成本会高上一些，然而性能会更加稳定。