技术文档 2026年05月20日
0 收藏 0 点赞 1,866 浏览 1613 个字
摘要 :

我亲自测试了Altium Designer 22版本,跳过顶层信号线忘记预留等长空间这个坑儿,新手依照步骤一步步去行动,便能够轻易躲开这类常见问题。 第一步 先做叠层规划与电源分……

我亲自测试了Altium Designer 22版本,跳过顶层信号线忘记预留等长空间这个坑儿,新手依照步骤一步步去行动,便能够轻易躲开这类常见问题。

第一步 先做叠层规划电源分割

将PCB文件开启之后,依据快捷键D-K前往层堆栈管理器,对4层板结构予以设置,其中Top Layer以及Bottom Layer用于信号走线,而中间的两层分别被设定成Power Plane与Ground Plane。进行给电源层指定网络的操作之际,将内电层选中,随后点击Split Plane,接着运用直线去绘制分割区域,针对每个区域,以右键点击并经由Assign Net来分配与之对应的电压,就好像3.3V、5V这样的。待分配妥善之后,点击OK以此来进行保存。

【新手需防】要是没进行电源分割就直接铺铜,在后续更改电压网络之际,全部铜皮会整片出现报错情况,给出Net conflict提示。解决的办法是,在层堆栈管理器当中,先将内电层类型从Internal Plane变为No Plane,通过手动方式走线或者铺铜,然后再重新进行分配。

第二步 关键走线宽度的最优推荐

20mil宽度作为电源和使用中的地线,是最佳的选择,它能够承载1A的那种电流情况,并且不会去挤占布线渠道。信号线的宽度范围是8mil到10mil,差分对是按照阻抗来进行计算,像USB 2.0便采用5mil的线宽与8mil的间距。走线路径之时,凭借按下快捷键W来开启走线这一操作,通过点击Tab键于属性面板当中键入宽度数值。针对差分对进行走线这一动作,乃是点选P加上D,在挑选出两个焊盘之后会自动形成一对。

有新手要避开的坑,当走线走到一半的时候,发现线宽是不够的,千万别直接双击去改宽,因为这样会打断原本有的走线。正确的做法是先选中线段,接着按Shift+W,然后在弹出的预设宽度列表当中选择合适的,或者按Ctrl+Q打开当前走线的属性进行统一修改。

第三步 两种布局方案的实际对比

方案一:依据功能模块进行分区的那种布局方式,将电源、MCU、模拟电路各自圈出成为独立的区域,借助Route Keepout来划定禁止布线的区域。方案二:按照信号的流向呈一字排开这种形式,从输入开始到输出按照顺序去摆放元件。实际测量下来,低频电路()若是板面上同时存在蓝牙以及电源模块的情况,那就必须得采用方案一啦,不然的话,蓝牙天线将会接收到电源纹波,进而造成通信不稳定的状况。

有着新手避坑一说,布局之际忘掉预留屏蔽罩位置,后期加上以后所有元件都得重排,建议于布局初始阶段就在板边预留15mm×20mm的空白区域,运用3D模型去预览屏蔽罩高度可不可以避开元件。

第四步 解决高频报错No Net Found

线走完之后开始进行铺铜操作,点击Place→Polygon Pour,对区域进行框选之后按下Enter键,结果弹出No Net Found提示,铜皮直接就消失不见了。究其原因是铺铜所涉及的网络没有与任何一个焊盘实现连通。正确的操作方式为:在铺铜之前于属性面板的Net下拉栏当中选择目标网络,比如说GND。要是依旧出现报错状况,那就查看一下是不是遗漏了过孔,也就是在需要进行连接的网络焊盘之上打出孔来,接着按 P + V 放置一个孔径为 12mil 的过孔,随后再进行铺铜操作,如此便能够实现自动吸附。

存在这样一种情形,新手在避免踩坑时,铺铜之后,铜皮处于边缘位置的部分呈现出局促孤立的碎片状态,并且没有办法与主要的铜皮实现连接,在这种状况下,要选中铜皮,接着按下Ctrl与Enter这两个按键从而打开属性,再勾选Remove Dead Copper,随即碎片便会自行被删除。

适用场景说明

这种方式不适用于超出8层的盲埋孔板,层数过多之际手工划分电源层易于出现漏连情况,提议改采用Xpedition或者Allegro的自动叠层工具。可供替代的办法是寻求PCB厂商的设计规则检查服务,将Gerber文件发送过去让他们运行一次DFM,常见的开路短路能够直接被标注出来。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3967.html

下一篇:

已经没有下一篇了!

相关推荐
2026-05-20

我亲自测试了Altium Designer 22版本,跳过顶层信号线忘记预留等长空间这个坑儿,新手依照步骤一步…

2026-05-20

进行实测的本人用的是Altium Designer 24.6.1版本,有过在DDR4走线方面因为过孔数量太多,进而致使…

2026-05-20

本人实际测试Allegro PCB Editor 17.4版本,踩过DDR3走线等长绕完后眼图直接塌成椭圆这样的坑,新手…

2026-05-20

我亲自测试了Altium Designer 22.1.2这个版本,遭遇过原理图库与PCB封装不匹配、规则设置未起作用从…

2026-05-20

实测Cadence 17.4版本的本人,曾遭遇原理图仿真报错、PCB规则冲突致使DRC爆红等常见问题。新手只要…

2026-05-20

亲身经历实测Altium Designer 24.2.3这个版本,曾遭遇过在进行间距规则设置以后,整个板子出现报错…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片
弹窗背景

PCB+嵌入式硬件5月实训预约报名

为助力学员快速掌握 PCB + 嵌入式硬件核心技能,精准匹配电子行业热门岗位需求,直通高薪就业赛道、打通职场晋升通道,2026 年 5 月 PCB + 嵌入式硬件实训课现已正式开启预约报名!老学员推荐报名可享专属惊喜福利,诚邀各位踊跃参与!

立即报名 我知道了