实测Altium Designer 22(AD22)的是本人,踩过因线宽规则冲突致使DRC报错几十处坑的也是本人,新手只要跟着步骤一步步去操作,便能够轻松避开这类常见问题。 第一步 设……
实测Altium Designer 22(AD22)的是本人,踩过因线宽规则冲突致使DRC报错几十处坑的也是本人,新手只要跟着步骤一步步去操作,便能够轻松避开这类常见问题。
第一步 设置线宽最小首选最大参数
开启PCB文档,于菜单栏点击Design,朝着Rules方向去找,再点Routing,往下找到Width,双击“Width”这个规则,将Min Width设定为0.2mm,把Preferred Width设置成0.3mm,把Max Width设置为0.5mm。此处最优推荐数值乃是0.3mm的首选线宽,原因在于兼顾信号完整性以及生产良率,0.3mm在常规1oz铜厚状况下能够稳定通过0.5A电流,阻抗得以连续且不产生反射。
【新手避坑】
常见出现的报错情形是,“Clearance Constraint”或者“Width Constraint”呈现为红色,其最为关键的原因在于,你并未针对电源网络专门去设置规则。解决该问题的办法是,于Width规则当中,通过右键操作来创建一条新的规则,将其命名为“Power”,把设置条件设定为“InNet(‘VCC’)”,把Min修改为0.5mm。如此一来,冲突便能够立刻消除。
第二步 对比两种过孔方案并取舍
点击Design,接着选择Rules,然后是Routing,再选择Routing Via Style,进行设置,将Via Diameter设置为0.6mm,把Via Hole Size设置为0.3mm。此处存在两种实际操作的方案:方案A采用0.3/0.6mm的过孔,它适合高密度数字板;方案B采用0.5/1.0mm的过孔,它适用电源板或者大电流板。选优先择逻辑很轻易,信号扳要优先去选A,它占的空间小,且能够走通线路,电源扳或者电机驱动扳必然得选B,其过孔载流量大,且长期使用不会烧孔。
【新手避坑】
报错出现“Hole size too large”或者“Vias not matching”这种情况,其缘由在于你所设置的孔径已经超出了PCB厂家的工艺能力范畴。有着快速解决的办法:首先去查看厂家参数表,对于常规的FR-4板而言,最小机械钻孔是0.3mm,0.3mm这个孔径是可以使用的。要是你设置成了0.2mm,那么厂家就需要额外加钱去做激光钻孔,这样做是没有必要的。
第三步 设置间距规则避免短路
操作的路径为:Design 指向 Rules,Rules 指向 Electrical,Electrical 指向 Clearance。去新建规则“AllClear”,设置不同网络的间距等于 0.2mm,相同网络的间距等于 0.1mm。关键参数所推荐的是 0.2mm 的间距,理由十分简单——主流的 PCB 厂家其最小线距是 0.15mm,留出 0.05mm 的余量能够避开因生产误差而导致的微短路,不用额外加钱也是能够做的。
【新手避坑】
报错呈现为“Short – Circuit”或者“Broken Net”,其核心缘由在于,你是在完成覆铜操作之后才对间距规则进行修改的,进而导致动态铜皮未能实现更新。解决的办法如下:首先点击Tools → Polygon Pours → Repour All,达成强制重铺所有铜皮的操作。倘若情况依旧没有得到解决,那么再次点击Design → Rules → Re – Apply Rules。
高频完整报错一站式解决
遭遇到“Un-Routed Net Constraint”错误提示,飞线无论如何都消除不掉。完整的解决步骤如下:首先进行Design → Netlist → Update Free Primitives操作,接着开展Tools → Design Rule Check → Run DRC行动,最后将残留的未连接线段通过Interactive Routing手动拉一遍。这三步完成后,99%的飞线均可被彻底清除干净。
此方法经实际测试适用于常规的双面以及四层数字板,不适用于的场景为高频射频板(2.4G以上的频率区间需要进行阻抗控制)或者柔性FPC板,其替代方案是对于射频板需运用Polar Si9000单独计算线宽,对于柔性板要将间距放宽至0.3mm以上并且改用泪滴补强。在你实际测试的时候还碰到过哪一种奇葩的DRC报错呢?在评论区张贴出来咱们一同探究。
微信扫一扫
还没有评论呢,快来抢沙发~