EDA工具实测避坑：4步搞定原理图到PCB

我亲自进行了Altium Designer 24.0.1的测试，在此过程中，我遭遇了原理图编译时出现的“元件引脚编号与封装不匹配”这种状况，进而致使PCB网络完全混乱，掉进了这样一个坑，新手只要依照步骤一步步去操作，便能够轻易避开这类经常出现的问题。

第一步 工程选项里把“浮空引脚”卡死

操作的路径是，先去点击那个被称作“工程”的菜单，然后朝着“工程选项”那里进行操作，接着来到“错误报告”的选项卡处。在这个选项卡里，要找到名为“Floating net labels”的这一项，随后把报告的模式，从原本标示为“警告”的那种类别，更改成为称呼是“致命错误”的类别。之后呢，还得再去找到名为“Duplicate Part Designators”的项目，同样地将其设置成为“致命错误”。

新手需避的这种坑，常见的报错呈现为“Net has no driving source”，其缘由主要是，元件引脚类型被设置成了“无源”，不过却没有连接驱动。解决的办法是，针对出错的元件进行双击操作，于“Pin”属性当中，将引脚类型更改为“Passive”或者“IO”，又或者直接在原理图对应的引脚上放置一个“No ERC”符号，也就是红叉。

第二步 线宽参数选0.25mm最稳

操作走向：从 “设计” 这一菜单出发，朝着 “规则” 行进，进而到 “Routing”，再抵达 “Width”。去创建一个新规，令其最小值为0.2mm，首选数值为0.25mm，最大的数值设定成0.5mm。最佳建议的关键参数值是0.25mm，要说其中缘由，那是普通的信号线若为0.2mm就会显得过细，容易出现断裂情况，而要是0.3mm及以上，又会占据走线的空间，唯有0.25mm能够承受1A的电流，并且工厂制板的良品率较高。

【新手防错】出现报错“规则违规 – 最小宽度限制”这一情况，往往是由于你所绘制的线，其宽度比规则规定的最小值还要细。去查看左下角“当前线宽”的显示状况，按下Tab键来调出属性面板，手动输入0.25mm后回车，如此便能强制生效。

第三步 两种布线方案怎么选

采用手动布线（方案A），通过按Q键来切换为公制，借助P+T启动交互式布线，此方式适用于时钟线、差分对、DDR数据线等方面的关键信号，虽然耗时不过是可控的 ，存在这种布线情况。

（方案B）的自动布线：从“工具”菜单进入，去点“自动布线”，选“全部” ，它适合像LED灯板、按键矩阵这类低频非关键的板子，不过前提是要先手动完成差分对、电源线的布线。其取舍逻辑是这样的：要是板子元件数量超过200个并且信号频率低于50MHz，那就采用方案B ；要是元件数量低于100个或者存在时钟走线，那就一定得用方案A。

针对于新手而言要避免踩坑，自动布线时常常会出现报错“Unrouted nets count >0”，其缘由在于布线栅格设置得太大，以至于线无法穿过。而解决的办法是， 在“设计”菜单中，找到“栅格”选项，将捕捉栅格从1mm修改为0.1mm，之后再重新运行自动布线。

第四步 DRC跑出“未连接网络”别慌

操作的路径是，从“工具”菜单开始，接着选择“设计规则检查”，随后勾选“Unconnected net”，最后点击“运行DRC”等诸如此类。而高频出现的完整报错为，“Unconnected net ‘GND’ at (100,200)”这个情况是出现在底层铺铜区域之中，此为一站式解决流程所涵盖的情况范畴。

按L这个键，将层显示打开，去确认一下，“Bottom Layer”能否看见，并且有没有被锁定。

先按Ctrl+H，接着选中GND网络，然后查看飞线是不是指向一个孤立焊盘。

③ 按P+L手动补画一段0.25mm线连接该焊盘到铺铜区；

第四步，重新进行铺铜操作，也就是通过“工具”选项，选择“铺铜管理器”，然后点击“重铺所有”，之后再次运行DRC，结果报错消失了。

这种方法对于高频射频板（大于1GHz）以及大电流电源板（大于10A）并不适用，原因在于0.25mm线宽会出现烧断的情况。存在简易的替代方案：针对射频板采用0.5mm线宽加上弧形拐角，对于电源板则直接开窗并添加2mm铜条跳线。你近期所画的板子在运行DRC时，最经常卡在哪个步骤呢？在评论区上传报错截图，我来帮你查看查看。