技术文档 2026年06月13日
0 收藏 0 点赞 2,814 浏览 1971 个字
摘要 :

经本人实际测试Altium Designer 24.5.1版本, 踏足过高频板铺铜之后出现信号严重回损的状况, 新手只要依照步骤逐个逐步开展操作, 便可以轻轻松松避开此类较常见的问题。高……

经本人实际测试Altium Designer 24.5.1版本, 踏足过高频板铺铜之后出现信号严重回损的状况, 新手只要依照步骤逐个逐步开展操作, 便可以轻轻松松避开此类较常见的问题。高频板网格铺铜并非仅仅是简单地绘制个格子, 要是参数不正确, 整块板子的性能将会直接宣告报废。

第一步 核心参数设置:铺铜类型与线宽线距

将PCB文件开启, 去执行菜单当中的Place → Polygon Pour Cutout, 又或者借助直接按快捷键P+G的方式。在弹出的那个名为“Polygon Pour”的对话框之中, “Fill Style”务必得选择“Hatched (Tracks/Arcs)”, 千万千万不要去选择“Solid (Copper Region)”, 因为那是供低频所使用的。

【新手避坑】

新手极易犯下的错, 是将线宽设置成4mil、5mil, 觉得越细则越密信号便越好, 然而实际上在高频状况下, 8mil此一线宽乃是经验所得的最低阈值, 一旦低于此值, 铜皮阻抗就会发生突变, S11参数会径直飙升至-10dB以上, 致使传输线特性全然失控。还有一个坑在于, 铺铜之后, 铜皮呈现为实心状态, 这是因为你没有将View Configuration里的Polygon Display切换为Hatched, 并非是设置方面出现了问题。

第二步 关键区域避让:射频走线旁网格铺铜的间距控制

重要的操作开始: 于射频走线的两边, 各自拉一条处于Keepout层的线段, 其宽度设定成12mil, 与走线边缘的距离是25mil, 接着进行铺铜。这样一来, 铜皮不会直接挨着走线上, 寄生电容大幅度下降。

【新手避坑】

铺铜时不先画Keepout直接进行, 铜皮边缘距离走线过于接近, 网格铜呈现的锯齿状边界致使多个微小耦合电容得以形成, Gain平坦度变差了0.3dB。解决办法较为简单, 首先要进行Keepout的绘制, 随后再次Pour铜皮。要留意Keepout线段长度必须足够, 至少超出走线两端各50mil , 否则边缘效应依旧存在。

第三步 地孔与缝合:网格铜与地平面的连接实操

在铺好网格铜这一操作完成之后, 运用“Place → Via”步骤于网格铜之上打出地孔, 其中让Via Size 设置为12mil, Hole Size 设置成6mil。孔与孔之间的间距维持在80mil一格这样子, 不要过于紧密, 不然在加工期间由于钻孔数量过多进而致使铜皮出现翘起现象。完成打孔操作之后可执行Tools → Teardrops功能进行相关处理, 在该操作里选择All选项, 将Teardrop Style设置为Straight, 并且勾上Add to Polygon按钮, 如此这般, 即可避免孔和铜皮连接处出现断开的情况。

【新手避坑】

热循环或振动高频板在之后, 钻孔应力集中产生致使地回路中断, 孔盘从网格铜直接脱离, 这不打泪滴地孔是致命错误, EVM测试值从2%跳到8%。操作步骤如下, 首先要将所有地孔进行全选, 而后点击右键, 接着选择Properties, 于Teardrop选项卡当中把Enable开启, 随后点击Apply。要是孔已出现断裂情况,那就只能依靠手动方式来补飞线, 这会极为麻烦。

核心权重内容:参数推荐与方案取舍

具有关键意义的参数最优推荐数值是, Grid Size定为20mil, 而且Track Width定为8mil, 在这样的一种组合情形之下, 铜皮填充率大约为40%, 这既能保障散热, 同时又不会致使高频信号于铜皮缝隙之间出现过度辐射。设定的理由在于, 20mil网格对于5.8GHz以下的谐波具备天然的抑制作用, 8mil线宽可使铜皮直流电阻被控制在0.1Ω以内, 接地阻抗处于最优状态。

两种实操方案对比

方案 A, 也就是那种采用满铺网格铜以及密集地孔的方案, 这种方案适用于大功率射频功放板, 它具备散热良好的特性, 然而其加工成本较高, 所需钻孔数量众多, 致使板厂给出的报价偏高。

有着这样一种方案B, 它是只在信号层局部应用网格铜, 并且减少地孔, 这种方案呢, 适合那种低噪声放大器或者是混频器板, 它成本较为低廉, 然而散热情况却比较差, 在大功率的情形下, 铜皮的温度会升高15℃。

选择与舍弃的逻辑是, 功率大于1W的板子要挑选方案A, 功率小于1W的板子要选方案B, 不要盲目地去追求全板网格, 因为那是在浪费钱财。

高频呈现完整报错内容: 在完成铺铜操作之后, 出现Drc报错情况, 报错显示为“Clearance Constraint: Between Polygon and Track”, 而此错误所对应的间距显示数值为0。根源是默认规则没区分铜皮和走线间距。

这种办法不适用于处于毫米波频段(也就是30GHz往上)的那些板子, 网格铜的锯齿边缘在毫米波之际会激发出高阶模, 致使S参数彻底失去控制。可供取代的方案是: 转而采用实心铜皮并加以挖空处理, 或者干脆不铺设铜, 采用共面波导结构。低频段抑或是射频前端板能够安心采用, 稳稳当当的。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4207.html

相关推荐
2026-06-13

经本人实际测试某款FPGA高速数据采集板, 其核心芯片乃是Xilinx Kintex – 7, 核心电压为1.0V, …

2026-06-13

经本人实际测试Altium Designer 24.5.1版本, 踏足过高频板铺铜之后出现信号严重回损的状况, 新手只…

2026-06-13

就我个人实际测试Altium Designer 22以及嘉立创EDA专业版而言, 经历过由于器件极性标识别样不清晰致…

2026-06-13

本人亲自进行了Cadence SPB 17.4版本的实测, 经历过安装时出现报错的情况, 遭遇过破解失败的状况, …

2026-06-12

参与四层板温控采集项目进行了自己的实际测试, 遇到过铺铜地回路出现断裂, 以及差分对等长那里误差…

2026-06-12

以本人实际测试AD20所知, 曾踩过覆铜之后出现短路状况, 差分线出现跑飞情形, 设立的规则如同没有设…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片