技术文档 2026年06月13日
0 收藏 0 点赞 830 浏览 2125 个字
摘要 :

就我个人实际测试Altium Designer 22以及嘉立创EDA专业版而言, 经历过由于器件极性标识别样不清晰致使焊接需要返工, 样板出现被烧毁这种情况的坑。对于新手来讲, 要是跟……

就我个人实际测试Altium Designer 22以及嘉立创EDA专业版而言, 经历过由于器件极性标识别样不清晰致使焊接需要返工, 样板出现被烧毁这种情况的坑。对于新手来讲, 要是跟着下面所列出的步骤一个一个地去进行操作的话, 便能够轻轻松松地避开此类较为常见的问题。

极性标识越看越糊涂怎么办

不少新手拿到PCB文件, 瞅见那密密麻麻的丝印符号便觉头疼。二极管、电解电容、LED, 不同封装的标准标识多种多样, 有的是用横线, 有的是用圆点, 有的是用缺口。我在实际的项目当中吃过一次大亏, 一块板子上面有16颗贴片LED, 只因封装库里阴极标识与板厂丝印映射出现错位, 焊完之后才发现全部装反了, 整整耗费了一个下午去拆焊。

第一步:统一封装库极性标识规则

对于 EDA 软件里的操作, 存在这样的情况, 要把标准的 “阴极标识符” 于所有极性器件封装上去进行强制添加。就拿 AD 软件来说, 有此特别的步骤, 需先将封装编辑器予以打开, 之后就需要去选中器件本体丝印层也就是 Top Overlay 这个层面, 在 cathode 侧边缘处的地方,添加一条有着特定规格的实心白色线段, 其宽度明确规定为 0.254mm, 这条被 添加的线段, 其长度相比封装本体要短 20%。而这个 添加实心白色线段的操作路径是这样的, 先是要进行放置这一动作, 然后选择线条那一项, 之后再选择线宽 0.254mm , 操作最后要锁定图层才行。另外, 针对所添加的这个线段, 要给其实在 地加上网络 属性, 把它和 GND 网络进行关联, 从而防止在后期的时候被误删除。

新手注意避坑, 常见的报错情形出现了, 那就是丝印线段被自动避让的铜皮给覆盖住, 而出错的缘由是那线段没有锁定落实在机械层1或者处于丝印层之上, 解决该问题的办法是要在线段属性面板当中勾选“锁定”这项选择, 并单独放置至于Mechanical 1这个层上面用来当作标注参考的层面, 不要去跟走线铜皮共同使用层叠布局。

第二步:生成BOM极性检查清单

利用 EDA 软件中的变量表格功能, 给每一个极性器件添加自定义参数“POLARITY_MARK”, 在原理图里双击器件, 于参数栏增加一行, 填写“CATHODE_SIDE: LEFT”或者“ANODE_SIDE: RIGHT”, 输出 BOM 时勾选此参数, 操作路径为报告→Bill of Materials→在“包含列”中勾选 POLARITY_MARK。

【新手需防入坑之情况】, 常见会出现报错情形: 在BOM输出之后, 极性参数那一列呈现为显示空白状态。导致出错得以发生的原因在于: 参数名称存在大小写不相互匹配的状况, 或者是其没有被保存直至封装实例当中。针对于此的解决办法说明如下呀: 在原理图库里面要将该参数定义成为全局变量, 并且, 在放置器件之前还需要执行“更新所有实例参数”这一操作处理。

第三步:输出极性标识可视化图纸

单凭BOM文字去核对, 极易出现漏看的情况, 因而必须生成一张带有极性标识的装配图。就拿嘉立创EDA来说, 需点击菜单栏当中的“制造”, 接着输出Gerber文件, 随后在弹出来的对话框里勾选“装配图(含丝印层和阻焊层)”。关键参数方面给出推荐, 务必将输出分辨率设置成1200 DPI, 如此一来小封装上面的极性线段在放大之后依旧能够清晰地辨别出来, 若是低分辨率则会致使线段显示成为模糊的灰块。

要注意新手所应避开的坑, 其中存在常见的报错情况, 即Gerber文件里头的极性标识线段居然不见了。它之所以会出现问题, 原因在哪, 原来是那线段被放置在了并不包含于Gerber输出设置范围之内的图层。而针对此问题的解决办法是什么, 那就是在图层管理器当中, 一定要保证确保Mechanical 1层于输出选项这里面勾选了“包含此层”这个选项, 同时还得设置该层其颜色呈现为纯白色。这样做来是为了能够与丝印层区分开来!

我对两种方案做过对比: 方案 A 是仅仅依靠装配图通过人工进行目视核对, 方案 B 是在 BOM 当中嵌入极性参数并且自动输出比对报告。对 100 块样板进行实际验证, 结果是方案 A 的漏检率大约为 8%, 而方案 B 的漏检率是低于 0.5%的。要是你所负责的项目周期比较紧, 而且你所需要的样板数量少(少于 20 片), 那么方案 A 配合放大镜也依旧能够勉强用于检测工作, 但要是进行批量生产的话, 那就必须采用方案 B 了。

存在一个高频且完整的报错情况, 贴片电解电容其极性标识于封装库里呈现“负极画阴影”的样式, 然而板厂制版期间却将阴影层错误地当作阻焊开窗层处理, 进而致使焊接时正负极出现短路现象。有着一站式的解决流程, 其一, 于PCB文件里单独去创建一个称作“POLARITY_NOTE”的层, 专门用来安置极性文字说明;其二, 在Gerber输出设置环节, 把该层与丝印层合并之后输出成为PDF格式, 在邮件发送给板厂之前重点做出标注“此层仅用作极性参考, 不开窗”这样的字样;其三, 收到板厂确认回执以后, 再去发送正式生产文件。

你面临这样一种情况, 这种方法并非对于所有场景都适用: 当你当下所使用的是0402以下超小封装的器件, 或者是BGA封装底部存有极性标记的器件时, 丝印层标注会由于焊盘间距过小, 进而导致线段重叠, 在此种状况下, 替代方案是, 在器件的侧面运用激光打标机刻蚀一个直径为0.1mm的圆点, 又或者是直接采用回流焊前AOI光学检测极性。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4206.html

相关推荐
2026-06-13

经本人实际测试Altium Designer 24.5.1版本, 踏足过高频板铺铜之后出现信号严重回损的状况, 新手只…

2026-06-13

就我个人实际测试Altium Designer 22以及嘉立创EDA专业版而言, 经历过由于器件极性标识别样不清晰致…

2026-06-13

本人亲自进行了Cadence SPB 17.4版本的实测, 经历过安装时出现报错的情况, 遭遇过破解失败的状况, …

2026-06-12

参与四层板温控采集项目进行了自己的实际测试, 遇到过铺铜地回路出现断裂, 以及差分对等长那里误差…

2026-06-12

以本人实际测试AD20所知, 曾踩过覆铜之后出现短路状况, 差分线出现跑飞情形, 设立的规则如同没有设…

2026-06-12

本人实际测试过, WinCC 7.5 SP2跟S7 – 1500借助PROFINET构建网络, 踩过坑, 造成这坑的原因是…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片