PCB设计项目经验 实测这3步避开99%的坑

本人实际测试了Altium Designer 22.6.1，遭遇过因差分线阻抗不连续致使信号反射的情况，新手依照下面三步逐一进行操作，便能够轻松躲开这类常见问题。

1 规则管理器设置线宽与间距

去往Design那里，朝着Rules方向，进入Routing范畴，找到Width选项，开启新建规则指令，规则名为“DDR_Data” ，进行勾选操作，勾选Where The First Object Matches，再转向Net Class之处，勾选DDR_DATA。设定最小线宽为5mil ，将优选线宽设成5.5mil，最大线宽界定于6mil。切换到位于同一页面的Clearance ，实施新建规则行为，把间距设置成6mil。

【新手防错】，常见的报错情形为“Clearance Constraint Violation”，其核心缘由在于没有把DDR数据组专门设置间距规则，进而致使默认间距10mil和线宽产生冲突。快速的解决方式为：在Clearance规则里将优先级调整到最高，并且勾选“Only apply to same net class”。

2 关键参数过孔孔径最优推荐值

钻孔为12mil，焊盘是24mil，过孔孔径推荐12mil/24mil。原因在于，10mil 以下时，PCB 工厂会加收50%工程费，况且沉铜容易出现断裂情况；15mil 以上的话，会对内层走线空间造成挤占，四层板电源分割存在困难。该数值在成本、良率以及布线密度之间达成了平衡。

3 两种铺铜方案对比取舍

整层（信号层）被实心铜皮覆盖，此为方案A。网格铜，其线宽是8mil且间距为12mil，这是方案B。

对于大于100MHz的高速数字信号，采用方案A，其回流路径最短，不过热风枪拆焊时需350℃预热30秒。针对模拟小信号，也就是音频、ADC参考这类，采用方案B，它能减小对地寄生电容，然而网格间隙会使阻抗稍有增加。取舍的逻辑是，当时钟频率超过50MHz时，一律选择A，不然则依据散热需求选择B。

4 导出Gerber前运行DRC

进行这样的操作：从Tools那里，前往Design Rule Check，接着去Run DRC。把“Report violations that are not shown in violation details”进行勾选。将电气间距误差设定为正负0.5mil，线宽误差也设定为正负0.5mil。然后点击“Run”从而生成报告。

对于那些新手而言，需要避开这样的坑，存在一种高频且完整出现的报错情况，即显示“Un-Routed Net Constraint”，然而呢数据线已然明晰地连接起来了。其中缘由在于，线路的走向并没有成功连接到达焊盘的中心位置，或者是由于设置了禁止布置线路的区域，也就是Keepout但存在错误的遮拦状况。全过程搞定：开启View而后进入Board Planning Mode，按压数字键“2”从而切换至2D布局，按下“O”以开展优先选项，选定“Highlight net when clicking on violation”，点击违规清单就能够让飞线位置自动高亮显示，通过手动补画一段线便能消除。

5 完整解决报错“Missing Plane Connect”

报错的情况呈现为，内电层焊盘挨近的周围区域显示出绿色的十字叉形状。其缘由在于，焊盘跟电源层之间所设置的间距过大了，也就是大于15mil，进而致使没办法进行热连接。解决的办法是，先进入Design选项，接着找到Rules选项，再点击Plane选项，然后选择Power Plane Connect Style，在这里新建一条规则，把Conductor Width修改为12mil，将Connect Style选定为Relief Connect，把Expansion调整为10mil。在进行更新操作之后，再次去重新铺铜，其操作步骤为：Tools→Polygon Pours→Repour All，随后报错的情况消失不见。

针对柔性PCB（FPC）或者埋盲孔设计，此方法并不适用，原因在于柔性板过孔需要借助加固胶进行填充。可供替代的方案为：将过孔改用直径是0.3mm的铆钉，并且与厂家取得联系，对阻焊桥工艺予以确认。

你在对PCB项目进行实际测量的时候，碰到过最为离谱的DRC报错是哪一种情况？欢迎在评论区通过截图的方式来分享，要是点赞数量超过一百，那么下期就来讲一讲DDR等长蛇形线其手动调优的技巧。