技术文档 2026年05月9日
0 收藏 0 点赞 3,158 浏览 1782 个字
摘要 :

我亲自进行了Cadence Allegro 17.4的实测,在经历通过动态铜皮避让后出现大量孤岛铜皮DRC的状况时遭遇了问题,对于新手而言,只要依照步骤一步步去开展操作,便能够较为……

我亲自进行了Cadence Allegro 17.4的实测,在经历通过动态铜皮避让后出现大量孤岛铜皮DRC的状况时遭遇了问题,对于新手而言,只要依照步骤一步步去开展操作,便能够较为轻松地躲开这类常见的问题情况。

第一步 设置全局动态铜皮参数强制实时更新

重要参数:切换至Shape fill选项卡,Dynamic fill务必选择Smooth模式,此乃最佳推荐数值。原因在于Smooth会强制引导每一层铜皮依据布线进行实时刷新并加以避让,防止Rough模式下因需手动点击Update DRC方可实现刷新而致使的遗漏情况发生。

【新手避坑】

常见的报错情形为,出现“Dynamic copper area is not smooth”,又或者在DRC窗口呈现“Shape is out of date”这样的提示。其核心的缘由在于,参数被错误地选择成了Disabled或者Rough,进而致使铜皮无法实现自动更新。可以较为迅速地解决问题的办法是,再次进入Global Dynamic Params那里,将Dynamic fill强行转变为Smooth,之后点击Shape,接着选择Update DRC,等待进度条彻底完成就可以了。

第二步 两种孤岛铜皮清理方案对比与取舍

操作的途径为由方案A自动进行删除,点击Shape,接着点击Delete Islands,将整板进行框选,在弹窗之中填入面积阈值10(此单位为平方密耳),按下回车键后会自动清理全部小于10的小孤岛形成点。那所谓的方案B呢,是要进行手动地挖空操作,先去点击Shape,接着再点击Manual Void,随后再点击Delete,然后要逐一地去点击那些孤岛铜皮,之后再次点击Delete键。而其取舍的逻辑是十分简单的:当板子才刚刚铺完铜,并且复杂度还低的时候,是采用方案A来进行批量处理;在布线的后期,针对局部密集的区域,则会采用手动的方案B,以此来避免自动地删掉那些本来理应连接的微弱的铜皮。

【新手避坑】

常常会出现报错,显示为“No shapes selected”,要不就是删完之后还有DRC,其缘由在于,在孤岛铜皮的边缘有一种情况,存在着一条凭借肉眼没法看见的细线,而这条细线正是与主铜皮相连的。迅速的解决办法:依照Display->Measure将其放大至最小的格点,对孤岛跟主铜皮之间的距离予以测量,要是察觉到0.01mil以下的连接,把它改由Manual Void->Polygon通过手动方式圈出挖空的区域。

第三步 高频报错“Line to shape spacing”完整解决流程

报错现象完整呈现为:在走线的旁边出现了红色的DRC圆圈,报错的信息是“Line to shape spacing violation”。一站式流程是这样的:首先开启Constraint Manager,接着进入到Spacing规则集,随后将Line到Shape的间距强制性地设置为5mil。然后,将报错的铜皮选中,接着,用右键点击Properties,以此来确认其属于Dynamic类型,这是因为Static类型不会自动进行避让。最后,进行操作,跑Route,再到Gloss,接着Customize,勾选Pad and via entry smoothing,随后点击Gloss进行修复。要是仍旧出现报错情况,那就直接将那个铜皮转变为Static(通过Shape->Change Shape Type操作),借助Manual Void->Polygon手动去绘制多边形从而把冲突的区域挖空。

【新手避坑】

常出现这样的情况,此报错老是被错误判断成线距实在是太小啦,实际上九十%是因为Oversize value被设置成了正数。当进行检查的时候,直接按压F3快捷键把测量工具给调出来,通过实际测量走线与铜皮边缘之间的间距,要是大于规则值然而却依旧出现报错,那百分之百就是Oversize参数方面的问题。

对于Allegro 16.6及以上版本的动态铜皮设计,此方法才适用。要是你使用的是15.x版本或者静态铜皮,替代的方案有两种:其一,升级到动态铜皮(通过Shape->Change Shape Type转Dynamic来实现);其二,在整个过程中手动绘制Anti Etch层来进行避让。平日里你在进行铺铜操作时,可曾碰到过哪一种DRC,是历经诸多找寻,规则却始终查寻不到的?把它放在评论区展示出来,咱们一道进行拆解。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3842.html

相关推荐
2026-07-10

我亲自实测了那款Altium Designer 22.0 , 遭遇过网表导入之后过孔尺寸变得杂乱无章、手动去修改花费…

2026-07-10

本人实际测试了Cadence Virtuoso 6.1.7, 经历过DRC报错率高达40%的那般具体实际操作时所碰到的难点,…

2026-07-10

经本人实际测试Cadence Allegro 17.4, 在信号完整性设置以及约束管理器映射方面踩过坑, 新手紧跟步…

2026-07-10

在智行者IC社区技术交流里, 不少开发者常常会陷入“代码能够运行就可以”这样的误区, 然而却忽略了底…

2026-07-09

本人实际测试了Simulink R2023a, 遇到过模型编译出现死锁以及求解器发生震荡这两个在具体实际操作过…

2026-07-09

此次是经由本人亲自进行测试, 针对Altium Designer 22版本与CAM350 10.6版本相配合之情况, 在那过程…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

底层重构升级,体验全面焕新

各位硬件工程师、电子爱好者大家好! 为提供更稳定、更高效的技术交流环境,智行者IC社区现已完成全站底层重构升级。本次升级全面优化网站版面布局、提速资源加载与下载通道,同时完善社区问答、资源分享、课程学习生态,大幅提升浏览与实操体验。地址为:https://www.zxzic.com 我们始终专注PCB设计、高速电路、嵌入式硬件、IC实战技术深耕,全力打造专业、纯粹、便捷的硬件技术交流聚集地,助力每一位学习者零基础入门、实战进阶、项目落地。

点击进入 我已知晓