PCB设计标准线宽间距怎么定 实测3步避开报废坑

我亲自测试了Altium Designer 22.0，遇到过线宽依照公式计算准确了，然而过孔载流不足致使板子局部被烧糊的状况，新手依照下面的步骤一步步去操作，便能够轻易避开这类常见问题。

线宽与载流能力如何匹配

第一步 计算并设置最小线宽

进行如下这般操作，将那“设计”菜单予以打开，而后找到“规则”选项，接着在“Routing”里面点击“Width”这个部分，从而去新建一条宽度规则。首先把载流情况计算清晰，针对1oz铜厚、温升处于10℃的状况来说而言，10mil线宽大概能够通过1A电流，不过还是建议留出50%的余量。我直接给出最优推荐值，也就是15mil宽度能够通过1A电流这样的值，其原因在于有多余气量以防生产方面出现偏差以及应对瞬间浪涌这种情况生成偏差以及应对瞬间浪涌这种情况。将“最小宽度”改成15mil这个数值，把“首选”设定为20mil，“最大”则依据需求来确定。

针对新手的避坑提示，其中常见的报错情况是，线宽设置得太小，在进行规则检查时不会报错，但实际上却会出现过流发热的状况。其核心原因在于，仅仅是套用公式，却没有考虑到铜厚不均匀以及散热的相关因素。而快速解决的办法是，运用Saturn PCB Toolkit来计算实际载流，将温升从10℃调整为15℃，然后再进行一次计算，最后选取两个结果当中的较大值。

差分对阻抗控制的参数怎么设

第二步 差分对阻抗的线宽与间距计算

点击“设计”这项选项，然后过渡到“类”这般类别，接着去进行新建差分对类这种操作，操作之后将网络予以选中。随后迈入“规则”这一规则范畴，再走入到“High Speed”这个高速领域当中，进而投身至“Matched Lengths”这种匹配长度的设置里，开始时先不去管等长范畴，重点之处设置“Differential Pairs Routing”这般差分对线的路由方面。在100Ω阻抗的条件下，板厚为1.6mm，介电常数是4.5，运用Polar Si9000计算出线宽与间距的组合，推荐的线宽是6mil，间距为8mil，其理由在于，这个组合在常见的板材间进行加工时良率是最高的，并且对于玻璃纤维布效应不敏感。

【新手需防坑】，常见的情形呈这样，板厂所测的反馈阻抗实际仅仅有85Ω。其最为关键的缘由是，未向板厂给予叠构，致使他们依据默认的半固化片厚度去进行压合。能够快速解决问题的办法是，在发Gerber之前，专门单独地出具一页叠构说明图，清晰地标示出每层的铜厚、介质厚度以及介电常数，并且把阻抗线宽间距的要求写进去。对比两种方案：其一，按照计算值直接去出图，其优点在于速度快，然而缺点是板厂有可能调整线宽致使阻抗不准确；其二，提前跟板厂进行沟通以获取他们所推荐的线宽间距组合，其优点是一次就能通过，不过缺点是要多等待半天时间。建议小批量或者高频板选择其二。

电气间距设多少才不报错

第三步 安全间距的完整规则配置

点击进入 “规则”，接着进入 “Electrical”，再进入 “Clearance”，于此新建一项间距方面的规则，从中选择 “Different Nets Only”。针对高压区域设定为 12mil，对于低压信号设定为 6mil 的间距，而电源对地的间距设定为 8mil。下述为常常出现的高频完备报错情形：于运行DRC之际弹出窗口显示“Clearance Constraint Violation字样，表明一对网络之间的间距仅仅为4mil。存在一站式的处理流程，首先点击放大镜来定位至报错之处，接着右键点击“规则违背”进而查询究竟是哪一条规则在实施控制，要是默认规则过于严格，那么便创建优先级更高级别的规则专门针对这一对网络的间距予以放宽，在修改完成之后重新运行DRC，直至不再报错方可。

初涉者需规避之陷阱，常见之出错处在于，设定了全局为6密耳，然而差分对内却规定为4密耳，最终致使全局将差分规则予以覆盖。快捷之解决途径是，于Clearance规则当中，把差分对类的规则优先级提升至最高，将数值更改为4密耳，而其他网络则维持6密耳。

再做一次最后的提醒：这一套方法并不适用于那种超高压（200V 以上）的情况，以及射频微波频段（>3GHz）的板，对于前者来讲，请直接去查 IEC 60950 的爬电距离表，对于后者而言，需要运用 3D 电磁仿真去提取参数，不能够仅仅凭借经验公式。你在实际进行设计的时候，遇到过哪一种 DRC 报错是最让人头疼的呢？欢迎留言来分享，要是点赞超过 100 的话，我会再写出一篇解说解决铺铜孤岛和热焊盘的实操笔记。