Cadence功能实用指南：新手快速掌握原理图库与PCB布局技巧

Cadence系一款功能强大的电子设计自动化软件，其在芯片以及电路板设计领域起着核心作用。诸多刚进入此行业的朋友，或者是想提高设计效率的工程师，他们最为关心的问题常常并非它“能做什么”的官方介绍，而是“具体怎样做方可帮我解决实际问题”。接下来我会依据多年的使用经验，从大家最常搜索的几个实际问题着手，谈谈Cadence那些着实好用的功能。

Cadence怎么画原理图库

这属于所有设计工作起始的那一步，还是极为基础的一步，好多人认为构建库麻烦，实际上是因为在运用它的快捷功能过程中没实施恰当。于Capture CIS里，除去手动去放置引脚之外，你十足可以借助“Part”菜单之下的“New Part”属性，预先于Excel中将引脚的编号以及名称排列妥当，接着径直粘贴进来。针对拥有大量引脚的芯片而言，此种方法能够节约80%的时间。此外，借助“Homogeneous”以及“Heterogeneous”能够迅速打造出具有多部分的元件，例如存在一个四运放芯片，并非要绘制四次，极其便利。

怎么保证PCB布局不飞线

怕的是布局之际信号出现乱绕状况，而致使后期布线有着困难之处。Cadence的Allegro软件存在一项极为实用的功能称作“快速布线”，此即我们平常所说的飞线引导。于布局模式当中，你能够开启“Logic”之下的“Net Schedule”，又或者直接运用“Show Rats”的“Blind”模式。这个功能可实时展现当前元件摆放位置情形下，所有飞线的拥挤程度。假设你挪动一个电容，那么飞线会伴随实时产生变化，其颜色以及密集度能够直观地向你表明这个位置放置得是否合理，进而帮助你将处于关键路径上的元件首先摆放整齐，如此一来，后续的布线就能自然而然地变得顺畅无阻碍。

差分对布线走不出来怎么办

现阶段高速信号极为常见，即便是诸多新手乃至老手，差分对布线均是令人苦恼的难题。实际上，Cadence针对此特意设计了“Constraint Manager”，也就是所谓的约束管理器。你无需手动绘制两根线进而去比对长度。首先于约束管理器中将“Diff Pair”的线宽、线距以及最为关键的“相位差”容限设定妥当。接着进入布线界面，运用“Route”菜单下的“Create Fanout”或者专门的差分对布线指令。要是你去拖动它们之中的某一根线，那么另外一根线就会自然而然紧随着，而且在拐弯的地方它会自己去补偿长度，以此来保证达到等长的状态。系统呢还能够随时去显示相位误差，只要你一直盯着那个误差数值去进行走线，那就绝对不会出现差错的。

设计检查怎么自动跑一遍

人工去检查数量多达几百根的线，眼睛会看得眼花缭乱应接不暇。Cadence的DRC也就是设计规则检查是因为这个需求才诞生的。在Allegro当中，你能够在“Manufacture”菜单之下寻找到“Design Rule Check”或者直接去点击“DRC”图标。运行的操作之前，关键的要点在于要设置妥善“Check Mode”以及“Check Type”。你能够选择仅仅去检查安全间距，也能够选择去检查线宽，还有钻孔等诸多方面。进行设置完毕之后点击运行，该软件会将所有违背规则的地方运用高亮圈出来。通过这样的方式，你能够在生成光绘文件以前，顺利把所有潜在问题全部解决，进而防止做回来的板子出现短路或者开路的状况。

于平常设计期间，你所最为经常碰到的，究竟是构建数据库时所遭遇的麻烦，还是进行布线阶段遇到的困扰？欢迎于评论区域留言，去分享你的相关经验，要是感觉其有用处的话，记住要点赞并收藏起来，以便于能够随时将其翻找出来查看。