Mentor Xpedition应用 布线实战三步避坑指南

本人亲自进行了Xpedition VX.2.12的实测，经历过因中心库路径出现错乱从而致使网表导入失败的情况，对于新手而言，只要依照步骤逐一进行操作，便能够轻易地避开此类常见的问题。

步骤1 中心库配置与网表导入完整路径

开启Xpedition Designer，于顶部菜单点击“设置”，接着点击“库服务”，再点击“中心库配置”。于弹窗之中点击“添加”，选取你的中心库文件夹，路径务必全为英文且无空格。点击“应用”，随后点击“确定”。返回至原理图界面，点击“工具”，点击“网表生成”，格式选择“xDX Databook”，输出目录维持默认，最终点击“运行”以生成网表文件。

[新手需避开的坑]，常见出现的报错情形为：“无法找寻到库文件”，或者是“网表导入遭遇失败”。其核心的缘由在于，中心库路径当中包含有中文，或者存在空格，又或者是库版本跟软件不太匹配。能够快速达成解决的办法是：将整个中心库文件夹进行复制，放置到D盘的根目录处（像是D:Lib），要保证路径不存在中文；接着去检查库文件版本呢，要是低于VX.2.12的话，那就使用旧版工具导出成为低版本格式。

步骤2 设置布线规则与线宽参数最优推荐

先进入Xpedition Layout，再点击“设置”，接着点击“约束管理器”。从左侧树中寻找到“网络类”，然后右键点击新建类并将其命名为“SIGNAL”。在右侧表格的“线宽”列，最小填写为0.127mm，推荐填写为0.127mm，最大填写为0.2mm。这个数值是常规FR4板材1oz铜厚情况下的最佳选择，它既能让0.5A电流通过，又能与多数板厂的制程能力相匹配。随后点击“间距规则”，设定线与线之间的间距为0.127毫米，接着点击“分配网络”，将数据线网添加到这个类别当中。

【新手需防入坑】，常见会出现报错情况：在进行布线操作时，会提示“间距违规”，然而规则分明已经设置正确了。其核心缘由在于，“默认规则”所具备的优先级要高于你新创建的类规则。有快速的解决办法：于约束管理器的左侧位置，点击“默认规则”，将其线宽以及间距统统都改成0.127mm，或者直接把默认规则里存在的冲突项给删除掉。

步骤3 差分对等长绕线两种方案对比

先在断面视图里选好差分对网络，接着右键点击“绕线”，再选择“动态绕线”。然后把参数设目标长度调为最长那根线的实测长度，振幅设为0.5mm，间距设为0.25mm，之后点击“应用”。这属于方案A，它适用于普通DDR3数据组，等长误差容忍在1mm以内。方案B则是通过手动操作“放置”，进而选择“画蛇形线”，还要逐段去画圆弧，它适合USB3.0或PCIE这类高速串行总线，误差要求。取舍逻辑：追求速度用A，追求精度用B。

动态绕线之后，长度不但没有增加，反而出现了锐角。究其关键原因就在于，振幅设置得太小了，也就是低于0.3mm，又或者绕线的方向与走线方向相互垂直了。拥有快速解决办法，那便是将振幅调整到0.8mm，与此同时，要保证鼠标拖拽的方向与原走线保持平行。手动绕线的时候，每一段圆弧的半径都不能小于线宽的3倍，也就是0.381mm。

包含高频报错“Database is locked – cannot save”的完整解决经过：在突然发生断电或者软件崩溃之后重新将其打开之时出现。首先的步骤：将所有Xpedition进程予以关闭。其次一步：进入工程文件夹，把所有后缀是.lck的锁定文件进行删除。最后的步骤：对.pcb文件复制一份来做备份，接着把原文件进行重命名。第四步：将软件予以打开，点击“文件”，接着选择“修复设计” ，把“重建数据库索引”进行勾选，随后点击执行。第五步：实行保存。这样一套流程能够使95%的锁定报错得以恢复。

这个方法对于超过5.8GHz的射频微波板的高精度阻抗控制并不适用，原因在于介质损耗被忽略掉了 ，可供替代运用的方案是 ，采用ADS或者HFSS进行联合仿真 ，布线之前先将S参数提取出来。

你于Xpedition布线期间碰到过那般的“假错误”提示没？是怎样绕开过去的呢？于评论区抛出来，大家一块儿避开那个坑。