Cadence功能实测 三步搞定PCB设计那些坑

经由本人实际测试Cadence 17.4，曾遭遇原理图库路径遗漏配置致使网表导出不断报出“ERROR(ORCAP – 1728)”这一状况的陷阱。对于新手而言，遵循如下三个步骤逐一进行操作，便能够轻而易举地避开此类常见问题。

第一步 配置原理图库路径并导出第一版网表

将OrCAD Capture CIS打开，于顶部菜单那里点击Options，接着点击Preferences，再点击Paths，随后点击Library，在“Part Library”栏那儿点击黄色文件夹图标，把你的本地符号库文件夹路径添加进去，像D:Cadence_LibSymbols这样的。接下来返回到原理图的页面，点击Tools这个选项，再点击Create Netlist，于“PCB Designer”这个界面的选项卡里，设置“Netlist Files”目录成为工程的子文件夹，致使参数“Format”维持“allegro.dll”的设定。

新手需避开的坑：常见呈现的报错情况为“ERROR(ORCAP – 1728) Part not found”，此报错出现的缘由在于库路径缺少或者重复指向了空的文件夹。该问题的核心解决方式是：对每个库路径进行检查，保证其末尾没有带上反斜杠，并且不要同时含有两个名字相同的旧版本库。速度最快的办法是将所有的自定义库集中放置到一个目录之中，然后再次进行添加。

第二步 执行完整DRC检查并修正单端网络

于原理图编辑界面那儿，点击Tools ，然后点选Design Rules Check。弹出的窗口之中勾选“Check entire design” ，在“Reports”栏那儿勾选Report all net names ，以及勾选Check single node nets。将参数“Action”选定为“Check design rules”，而后点击右下角处的“Run”来生成DRC_Report.txt，着重留意报告之中的“Net has fewer than two connections”这类条目。

刚接触的新手要避开陷阱：经常出现的报错“Net has fewer than two connections”，其最主要的原因在于，电阻或者电容的其中一个引脚处于悬空状态，又或者是电源符号放置的方向反了。有一种能一次性解决问题的流程：先是打开DRC报告，接着找到与之对应的网络名（就像+5V_N123这样的），随后按下Ctrl+F在原理图里搜索这个网络，然后逐个去检查每一个引脚是不是真的连接了线路。要是那个网络仅仅连接了一个器件引脚，然而实际上确实有必要处于悬空状态（就好比测试点那样）的时候，在那线上安置一个“No DRC”符号：去点击Place，再接着去点击Directives，然后点击里面的No DRC。

第三步 设置差分对约束并导入网表到PCB Editor

转换至PCB Editor 17.4，点击File，接着点击Import，再点击Logic，于“Import Logic”对话框里，在“Design”处选择你最初一步所生成的网表文件夹当中的allegro子目录，从中寻找到.dat文件。当前先不要去点击导入，而是要将Constraint Manager打开，其打开方式为通过图标或者Setup→Constraints→Electrical这种路径进行操作。找到处于“Differential Pair”之下的你的目标网络，像是USB_DP、USB_DN，自己动手去设置Primary Gap等于5mil，Primary Width等于4mil。原因是：5mil的间距跟4mil的线宽相互配合，在FR4板材1.6mm的厚度情形下能够稳定地达成90Ω±10%的差分阻抗。

新手需避开的坑：在进行导入操作的时候，出现如“ERROR(SPMHNL – 7) Cannot open netlist file”这样的报错情况，这属于具有典型特征的、出现频率较高的报错现象。完整的解决流程是这样的：首先，要去检查网表文件夹的路径，看其是不是包含中文或者空格，这里强调必须得是全英文的；接着，对allegro文件夹进行操作，也就是右键点击它，然后找到并进入属性，把其中的“只读”属性取消；之后，再次回到OrCAD去执行Create Netlist时，也就是点击位于“PCB Designer”选项卡里“Netlist Files”右侧的“…”按钮，重新去选择一个空的目录；最后，再次进行导入操作。将方案A与方案B进行对比，方案A是借助手动调节差分对间距，此方案适用于速度低于USB 2.0的低速信号，方案B则是直接运用SI Analysis进行自动优化，该方案适用于HDMI、PCIe这类高速信号。有关于取舍的逻辑，若板子空间充裕则选择方案A，要是处于高速且布线密集的情况便选择方案B。

当下所采用的这个方法，并不适用于Cadence 16.3以及比其更早的版本，因为菜单路径存在差异，而替代的方案则是借助第三方工具NetList Translator把网表转变为旧版本格式。你平常的时候，大多是被哪一个DRC报错给卡住呢？欢迎留下话语分享你的实际作战经历。