PCB设计完整流程步骤详解 避开新手常见坑

实测了Altium Designer 23.5版本, 本人曾在当中有原理图符号连带封装引脚不相匹配的情况, 新手只要按照步骤逐个操作, 便可轻松躲开这类常见问题带来的困扰。

原理图绘制阶段 如何避免引脚错乱

将软件打开之后, 首要步骤并非赶忙去画线。要先创建项目文件, 具体操作是点击File, 接着依次点击New, 再点击Project以及PCB Project, 然后将其保存到路径文件夹下, 该文件夹需为纯英文形式的。随后开展新建原理图文件的操作: 以右键点击项目名, 接着实施Add New to Project的动作, 最后选择Schematic。

进到原理图界面, 依照Place→Part这般去调出元件库。在此存在着这样一个关键的操作: 对“Library Reference”下面的“Use Pin Swabbing”选项进行勾选。实施放置元件这项动作的时候, 通过按压Tab键以此开启属性面板, 逐项核对Designator也就是位号, 以及Comment即参数值, 就好比电阻的位号被固定设定为R1, 而其阻值被设定设置为10k。

新手要避开的坑中, 最常出现的报错是, ERC也就是电气规则检查显示“Unconnected Pin” , 原因在于, 画连线的时候, 选的是引脚末端, 而非引脚端点 , 解决办法是, 把视图放大到500% , 将鼠标对准引脚上那个红色的小十字 , 等到出现红色X标记的时候再点击 , 以此确保网络标号跟引脚有物理连接。

完成元件放置之后, 去执行Place → Wire来进行连线绘制。关键参数的推荐数值是, 将网格大小设定成为100mil。其中的理由是, 标准元件引脚那种间距大多都是10！0mil的倍数, 按照这样的网格去绘制线条能够确保后续往PCB导入的时候元件实现对齐, 进而减少飞线出现错乱的情况。

PCB布局布线阶段 覆铜与走线方案怎么选

电路图绘制完成之后, 点击Design, 接着选择Update PCB Document, 弹出对话框之时点击Validate Changes, 点击Execute Changes, 将元件以及网络导入PCB界面。

布局之际，首先要固定接口元件, 通过按Edit → Origin → Set的操作, 将原点设定于板子的左下角之处, 随即拖动USB座, 拖动电源接口至板边。针对核心部分, 需对比两种走线方案。

首先是方案 A, 它是手动布线, 要按照 Route 之后连着 Interactive Routing 来进行, 而且所设的线宽是 0.254mm, 它比较适合那种低速信号板, 就比如说单片机控制板这类的了, 它能够对走线走向进行精细控制, 然而它并不适合复杂多层板, 因为它很容易出现漏线的情况。

方案B为, 进行自动布线, 通过按Auto Route 之后点击All, 弹出对话框再选“Default 2 Layer Board”, 其所适用包括电源板或者简单双层板, 布线速度较快, 不过线宽较粗且过孔较多, 不适用于高密度板。

走线结束之后, 去执行Place → Polygon Pour来进行覆铜的绘制。于属性面板之中选择“Solid”模式, 将铜皮间距设定为0.3mm, 使其连接到GND网络。接着点击板子边缘去绘制闭合区域, 之后右键进行确认。

对于新手而言, 需要避开的坑在于, 所说的高频报错呈现为“Un-Routed Net Constraint” , 其现象是, DRC检查表明某网络并没有完全连接, 然而, 肉眼看上去线已然画通, 而其原因是, 走线过孔的属性设定出现谬误, 导致网络出现断裂。步骤如下: 开启Design, 进入Rules, 再进入Routing, 接下来进入Width , 将最小线宽给设定成0.2mm , 之后针对未相连网络进行操作, 执行Route , 再执行Un – Route , 接着执行Net , 把报错网络给选中后再度进行走线 , 完成走线之后按下T, 接着按下D, 以此来开启DRC（设计规则检查）, 这样子一直操作直到报错的数量变为0。

输出生产文件阶段 操作细节决定成败

在确保检查不存在差错之后, 进行点击操作, 点击的是File , 接着点击Fabrication Outputs, 然后再点击Gerber Files。于弹出的窗口之中进行选择, 选择的是“2:4”这种格式, 将分辨率设定为“2:5” , 把“Plot Layers”之下所有的层都进行勾选。紧接着去点击NC Drill Files这一选项, 要求格式能够维持成与Gerber相同那样子。

【新手需留意避开的坑】, 存在一种典型的报错情况, 即“Missing Drill File”。其背后的缘由在于, 仅仅导出了Gerber层的文件, 然而却没有导出钻孔文件。设法解决: 于Gerber设置这个界面的下方之处, 专门去点开NC Drill Format, 勾选“Generate Drill Files”此项，将输出路径设定为项目文件夹里的Output子目录, 之后再重新进行生成。

对于四层以上的那种, 非常复杂的高速板而言这套方法不太适用, 因为自动布线没办法处理差分对信号, 并且也无法进行阻抗匹配。替代的方案是, 采用Allegro PCB Designer, 手动去设置叠层的结构, 在走线之前, 要先于Cross – section中来定义内电层, 之后再单独地去设置差分对的规则, 在进行走线的时候, 使用Route → Differential Pair工具, 一边走线, 一边对照着阻抗的计算值, 实时地去调整线宽。