90Ω阻抗匹配实测三步走，差分信号不再翻车

其本人亲自进行了Altium Designer 22.6.1的相关实测，经历过在阻抗计算当中忘记删除参考层从而致使50Ω变成90Ω这样状况出现的坑洞，新手只要跟着一步步去开展操作，便能够轻松地避开这类常见的问题。

层叠编辑器调对参数才准

将PCB界面打开，于菜单栏点击“设计”，接着点击“层叠管理器”。把你要走的信号层以及相邻的参考层选定，此参考层必须是地平面或者电源平面。在“阻抗计算”栏之中，将目标值变更成90Ω。板的厚度是1.6mm ，有两张PP片为1080半固化片，铜厚是1oz。线宽推荐0.12mm ，间距推荐0.1mm。在常见4层板FR4介质的情况下，这个值是差分线紧耦合、使其损耗和串扰达到平衡的最优点。

新手常碰到计算出的阻抗老是跳50Ω或者75Ω，这是因为没有把信号层与参考层之间多余的内层给删掉，在层叠管理器中将中间没用的“No Net”层设置成“取消显示”，并且强制指定参考层为GND层，删干净之后点击“更新”，然后数值就会正常。

差分对规则锁死线宽间距

进入“设计”，接着进入“规则”，再进入“Routing”，然后进入“Differential Pairs Routing”。去新建一条规则，设定最小线宽为0.12mm，设定最大线宽为0.12mm，还设定优先间距为0.1mm。将同一对差分线内的长度误差控制在5mil以内。布线的时候调出“交互式差分对布线”按钮，只要按住Tab键就能够实时看到阻抗估算值。

新手需避坑，常见报错有 “差分对间距不匹配”，还有走完线后阻抗测试失败，其原因在于没将差分对的两根线同时推挤，致使某一段间距被拉大到 0.15mm 以上，解决方法是选中整段差分线，右键点击“重新布线所选”，强制锁定间距 0.1mm 重新拉一遍，不要手动一根一根去修。

端接方案二选一看场景

33Ω电阻串行的方案A：于驱动端串联成33Ω电阻模样，用来吸收二次反射，适用于存在板内短线（具体长度为20cm）的情况，或者是连接排线、接插件较多的场景，经实测可知，短线上此方案A的功耗比其他情况低0.2W，然而在长线上会引起眼图塌陷，方案B则耗电较多但具备稳定性，需依据板子空间方面的实际状况进行选择。

【新手需防范】，报错“因反射致使数据出现错包”这种情况高频率出现。整套完整的解决流程如下：首先运用示波器去测量差分信号，进而能看到过冲或者振铃现象，接着拔掉负载查看此现象是否消失，再去确认是否是源端匹配不够，随后要把33Ω电阻更换为22Ω（此为调整值）并且重新进行焊接。要是问题依旧未解决，那就检查地平面是否被割裂了，还要补装上两个0.1uF电容进行跨接。

处于上方的方法，适用于数字差分信号，具体涵盖USB2.0、LVDS、CAN这些类型，然而并不适用于射频微带线，也不适用50Ω单端天线。针对于射频部分，需要换用Smith圆图并加上匹配电容电感。你板子上的90Ω差分线，是采用排线的方式来走的，还是通过板内直连来实现的呢？在评论区贴出一幅层叠截图，方便帮你查看。