技术文档 2026年05月22日
0 收藏 0 点赞 845 浏览 2584 个字
摘要 :

本人实际测试了Altium Designer 23.3.1版本,踩过在原理图与PCB联动的时候因为规则冲突从而致使网络飞线到处都是的坑,新手依照步骤一步步去操作,便能够轻松躲开这类常……

本人实际测试了Altium Designer 23.3.1版本,踩过在原理图与PCB联动的时候因为规则冲突从而致使网络飞线到处都是的坑,新手依照步骤一步步去操作,便能够轻松躲开这类常见问题。

原理图高级功能与全局规则设置

一开始接触AD高级功能之际,不少人径直拖元件来绘图,然而导入PCB之后引脚却胡乱跳动。我给出的建议是先将原理图符号库的封装映射切实做好。第一步是,开启“Tools”菜单当中的“Footprint Manager”,点击“Add Footprint”去手动明确每个元件的封装路径。第二步:于“Project Options”之中的“Error Reporting”那里,将“Duplicate Part Designators”设定成“Fatal Error”,以此去避免重号导致混乱。第三步:借助“Annotate Schematics Quietly”自动的对排序位号。去掉手动改名这一麻烦。

请注意,对于新手而言要避开坑,常常出现的报错为“Footprint Not Found”,其缘由是库路径未曾添加到“Preferences”中的“Data Management”里的“Installed Libraries”之中。而对应的解决办法是,首先要在“Libraries”面板处点击“Libraries…”按钮,接着将库文件设置为“Installed”,随后再重新运行一遍映射。

跟着的是全局网络标号的高级运用方式。于“Place”菜单中选取“Net Label”,按下Tab键将属性打开,在“Net”框内以手动方式输入像“VCC_3V3”这般明确的名称,不要采用默认的“NetLabel1”。接着运用“Place Harness”把一组信号(像是地址线)进行包裹,这样逻辑就会清晰,可读性也会很高。

新手容易把“Net Label”与“Port”弄混淆,进而致使跨页连接失败,最直观的报错状况是原理图编译以后出现“Net has multiple names”。核心缘由在于你用了两个不一样的名字去标注同一根线。快速的解决办法是统一采用“Net Label”,于“Project Options”的“Multi-Channel”里设置为“Flat”,以此避免层级产生混乱。

PCB布局布线的高级规则与实操方案

在PCB阶段,高级功能集中于规则设置当中。首先,于“Design”菜单里点击“Rules”,接着展开“Routing”之下的“Width”,随后新建一条规则,将“Min Width”设定成0.2mm,把“Preferred Width”设定为0.3mm,把“Max Width”设定为0.8mm。第二步:针对那种电流较大的电源网络,比如说像 +5V 这样的,单独去建立一个规则,把这个规则的名字给改成“Power”,在“Where The First Object Matches”当中选择“Net”,输入“+5V”,接着把“Preferred Width”设置为 1mm。这个关键参数的最优推荐数值是 1mm,其理由是:1mm 宽度的铜皮在 35um 铜厚情况下能够承载大约 2A 电流,余量十分充足,并且散热也较为稳定。

为新手提供避坑指南,常见情况表现为报错呈现“Rule Violation: Width Constraint”,此意味着出现了有关走线宽度存在超限方面的情形,其缘由在于全局规则默认设定的限制过于严格,并且新规则在优先级的设置上出现了错误。要加以解决,需先打开“Rules”面板,然后在“Priorities”这一模块里,将“Power”规则拖动放置到全局规则的上方区域,如此一来,得以拥有更高优先级进而实现覆盖动作执行操作。

在两种实际方案间进行对比,其中方案A属于手动布线,是一根线一根线地去拉,它适用于信号复杂的小板子,其控制较为精密然而耗时较长;方案B是自动布线,借助“Auto Route”里的“All”,在设定好相关规则之后通过一键就能完成布线,它适用于简单数字电路,虽然省时但有可能会绕出多余的过孔。判断逻辑是这样的:要是你板子上的微控制单元频率比五十兆赫兹低,并且信号种类不多,那就直接采用方案B;要是存在模拟音频或者高速差分信号,那就规规矩矩用方案A,手动来调整耦合以及等长。

布线之际会碰到高频完整报错,即“Un-Routed Net Constraint: 1 net(s) not fully routed”。内里核心的缘故是有某一根线其起点与终点未得以连接,这或许是封装引脚焊盘间距过小所致,又或者是规则之中“Routing Layers”设置有误。采取的解决办法是:首先,在那个名为“PCB”的面板之中,于“Nets”这一项里,点击那个处于未连接状态的网络,待其高亮之后,查看哪一个焊盘是没有进行走线操作的;接着,将“Rules”当中的“Manufacturing”里面的“Hole Size”予以打开,核实过孔的最小尺寸是不是不小于0.3mm;最终,手动去补接上一根线,借助“Interactive Routing”沿着焊盘的中心位置将其拉通。

高阶脚本数据导出

在AD高级特性当中,脚本能协助提升效率。需开启“DXP”菜单里的“Run Script”,去创建一个全新的脚本文件,借助“Sch.ChooseLocation”把元件位置挑选出来,再对属性进行批量更改。就像将所有电阻的封装从“0603”统一改成“0805”,仅需一行代码就能完成处理,无需逐个去点击属性。

【新手需谨防掉入 pitfalls】最为司空见惯的报错情形乃是“Script compilation error: Expected ‘End Sub’”呀。新手一不小心就遗漏了书写结束语句,导致 VB 脚本的格式出现差错咧。能够快速得以解决的办法是这般:于代码编辑器当中添补上“End Sub”,接着再详细核查下“For”循环是否存在与之相匹配的“Next”哟。

对于那种板子层数已然超过8层,同时还涵盖了盲埋孔的高密度互连板而言,当前所用的这套方法并不适用,原因在于,规则复杂度会急剧增加,脚本调试所需花费的时间也会大幅飙升,相比之下,实施手动操作反倒更具可操控性。在这种情形下,有一个简易的替代方案可供采用,那便是,首先借助“Via Stitching”这种方式自动冲压出地孔,随后通过手动操作对关键信号进行精细调整,以此来实现效率与可靠性之间的平衡。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3984.html

相关推荐
2026-05-22

实测Allegro PCB Designer 17.4版本的是本人,踩过“高频信号走线故意绕长绕弯的坑,新手只要跟着步…

2026-05-22

自身实际测试CSS Flexbox以及Grid,遭遇过元素间距一会儿大一会儿小、左右两边不相对称的状况,刚入…

2026-05-22

本人实际测试了Altium Designer 23.3.1版本,踩过在原理图与PCB联动的时候因为规则冲突从而致使网络…

2026-05-22

本人亲自实际测试了Altium Designer 21版本,经历了一个个菜单点击到手指抽筋的坑,新手只要跟着步…

2026-05-22

我亲自测试过某国产的三坐标测量机,它搭配的是雷尼绍SP25M扫描测头,我踩过这样的坑,就是探针旋转…

2026-05-22

实乃本人亲自测试Altium Designer 22,曾踏入批量更改焊盘属性致使软件径直崩溃、孔消失不见之坑,…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片
弹窗背景

PCB+嵌入式硬件5月实训预约报名

为助力学员快速掌握 PCB + 嵌入式硬件核心技能,精准匹配电子行业热门岗位需求,直通高薪就业赛道、打通职场晋升通道,2026 年 5 月 PCB + 嵌入式硬件实训课现已正式开启预约报名!老学员推荐报名可享专属惊喜福利,诚邀各位踊跃参与!

立即报名 我知道了