技术文档 2026年07月4日
0 收藏 0 点赞 2,492 浏览 1887 个字
摘要 :

实测Cadence IC 6.1.7版本的是我, 踩过原理图绘制后仿真报错的坑, 也踩过版图DRC检查不通过的坑, 新手只要跟着步骤一步步实际操作, 便能够轻松避开这类常见问题。 原理图……

实测Cadence IC 6.1.7版本的是我, 踩过原理图绘制后仿真报错的坑, 也踩过版图DRC检查不通过的坑, 新手只要跟着步骤一步步实际操作, 便能够轻松避开这类常见问题。

原理图绘制仿真设置

第一步骤: 开启Cadence Virtuoso, 于CIW窗口之中键入命令icfb&以启动, 进而进入Library Manager界面。点击File, 再点击→New, 接着点击→Cell View, 填写Cell Name为“opamp_test”, 选择View为schematic。步入Schematic Editor的界面之后, 按下快捷键I来调用Instance工具, 于库之中挑选analogLib下的nmos4以及pmos4模型, 将W/L参数设定为20u/0.5u。待完成布线工作之后, 点击Check and Save图标。

初涉者需谨防入坑: 初入行者极易于进行实例操作之际寻觅不到相关器件, 进而出现报错提示“No matching instance”。究其缘由乃是库路径未曾予以加载。其解决办法为: 于CIW窗口当中输入load “xxx/display.drf”以此手动加载工艺文件, 又或者重新启动软件再度去设置Library路径。

接着的步骤: 于schematic界面那儿, 点选Launch之后, ADE L会弹出仿真窗口。在ADE L当中, 要去选定Analysis里的tran, 把Stop Time设定成10u。然后再挑选Outputs当中的To Be Plotted里的Select on Schematic, 点击原理图之上的输出节点Vout。需要重点关注的参数是, 进行tran仿真时, 将最大步长Max Step设置为0.1n, 这样做能够提升收敛性, 进而防止出现仿真不收敛以至于卡死的情况。

新手需留意避开的情况: 开启运行仿真动作之后, 处于“Running Simulation”不动弹, 出现报错显示“Time step too small”。其缘由在于, 最大步长被设定得太过小, 从而致使仿真迭代陷入卡死状态。能够快速实现解决的办法为: 把Max Step调整成1n, 或者试着抉择方法Method为gear2only, 强行运用固定步长。

版图绘制与DRC规则检查

第三步: 在完成仿真以后, 要点击File, 接着点击New, 然后点击Cell View, 勾选Create New View Type这点, 选择layout。随后进入版图编辑器, 通过按快捷键E调出Layers窗口, 以此确认工艺层是正确的。再按下快捷键P激活Path工具, 绘制金属线去连接器件。需要注意的是金属线宽度是不可以小于工艺规则最小值的, 一般将其设置为0.5u。在将版图完成之后, 去点击Verify, 接着启动DRC展开检查。

新手需避坑: DRC出现报错“Spacing violation: M1_M1_Spacing”, 其原因是两条平行金属线之间的间距小于工艺所要求的最小0.25u , 核心错误在于布线的时候没有使用Grid对齐, 手动拉线导致间距不均匀。快速修复方法为: 按住Ctrl键之后选中那两条线, 按下快捷键M进行移动 , 打开Snap to Grid功能 , 把Grid设置为0.05u , 重新去排布间距。

在进行版图制作之际, 新手常常会对两种方案感到纠结不已: 其中方案A乃是手工进行逐层绘制的方式,这种方式适用于小规模的电路, 其具备较高的控制度, 不过所耗费的时间较长;而方案B则是借助Layout XL自动生成的办法, 它适用于诸如运算放大器、ADC模块这类复杂的电路, 能够自动对器件位置予以匹配, 然而却有可能产生数量众多的漂浮线。我所给出的建议是: 针对单级的小电路采用方案A以手动进行布线, 对于多级或者差分电路则运用方案B, 在后续再开展人工方面的微调操作。

高频出现报错情况: 当你于DRC检查完毕之后遭遇到“Unconnected pin”这样的报错。完整的解决流程如下: 在版图编辑器里点击Verify, 接着点击Markers项, 以此查看所有未连接引脚的坐标点;之后回到schematic界面, 对对应节点进行检查, 查看是否存在遗漏的端口元件;在layout当中按下快捷键P重新进行拉线操作, 选中跳线并使其连接到最近的金属层;最后点击Verify, 再点击Connectivity检查连接性。

这般一套方法, 适用于常规模拟电路这一类, 像是运算放大器、滤波器等等, 然而一旦碰到高频射频电路, 诸如LNA、混频器的时候, DRC规则可是更严苛的呢, 需要额外去设置工艺角仿真以及寄生参数提取。有个简易的替代方案: 转而使用Cadence Spectre RF仿真工具, 再配合PEX参数提取, 如此便能更精准地处理高频寄生效应了。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4388.html

相关推荐
2026-07-04

于我个人对Mentor Xpedition VX.2.12版本进行实际测试, 遭遇了新手极易碰到的一系列问题, 诸如原理…

2026-07-04

实测本人四层PCB板, 其材质为FR4, 板厚是1.6mm, 曾踩过信号串扰以及电源纹波爆表的坑, 新手只要跟着…

2026-07-04

有人通过实际测试搭建了MATLAB/Simulink R2023b与Python 3.10的联合环境, 在此过程中遇到了脚本运行…

2026-07-04

经我自己实测, 存在LM2596换芯却不要去改动板子这种情况, 我曾踩过因买到假货从而导致烧板子的坑, …

2026-07-04

本人实际测试了Cadence Virtuoso IC6. 1. 8 – 64b 2025年的更新版本, 踩过安装了之后却没办法…

2026-07-04

本人实际测试了Altium Designer 21.9.0, 在经历过孔盖油后焊接时遭遇了锡珠短路、绿油脱落这样的严…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片