技术文档 2026年05月11日
0 收藏 0 点赞 3,018 浏览 755 个字
摘要 :

经本人实际测试,PCB设计软件Altium Designer的22.0版本,本人踩过因去耦电容容值选错,以及布局不合理所导致的坑,对于新手而言,只要跟着步骤一步步进行操作,便能够轻……

经本人实际测试,PCB设计软件Altium Designer的22.0版本,本人踩过因去耦电容容值选错,以及布局不合理所导致的坑,对于新手而言,只要跟着步骤一步步进行操作,便能够轻松避开这类常见问题。

确定去耦电容容值

1. 行动的路线是:开启印制电路板设计软体,步入至元器件品性装备单据中。而对于平常的数字电路来讲,建议挑选零点一微法的去耦电容器。其设定的缘由为:该电容器容量数能够切实过滤中期以至频率大一点的噪声,从而符合多数电路的去耦渴求。

新手需避开的坑,存在常见的报错情况,即电容选型出现错误,其核心出错的原因在于,对电路频率所具备的特性并不了解,而快速解决该问题的办法是,查阅电路设计手册,依据电路频率来挑选合适容值的电容。

合理布局去耦电容

1. 操作途径是这样的:于 PCB 布局的界面当中,要尽可能使去耦电容更加靠近芯片的电源引脚。能够先摆放下小容值电容,然后再进而安置大容值电容哩。

【新手需防】常见报错状况出现:电容距离芯片过于遥远。核心出现错误的缘由在于:对去耦电容的作用原理有所忽略。快速进行解决的办法是:将电容位置再行调整,保证电容与芯片引脚距离为最短。

连接去耦电容

1. 操作的具体路径是,运用布线工具,把去耦电容的两端各自连接在电源以及地上,在进行布线期间需尽量削减过孔,以此确保线路呈现短且直的状态。

在此要给新手提示一下常见报错相关情况,那就是布线存在过长或者拥有过多过孔这种状况。而核心出错的原因在于,没有对高频信号的衰减予以考虑。针对此有快速解决的办法,也就是优化布线,减少过孔数量,并且缩短线路长度。

这般方法不适用于对电源噪声有着极高要求的电路,替代方案为采用多级去耦电容组合,或者运用专门的电源滤波芯片,你于PCB 去耦电容的操作里碰到过啥问题呢,欢迎评论分享,觉着有用的话可别忘了点赞以及转发。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/3863.html

相关推荐
2026-06-26

是我本人实测的AD20版本, 我踩过因规则设置不当致使DRC报错多得如漫天飞舞雪花般的坑, 也踩过差分对…

2026-06-26

我亲自测定了Cadence OrCAD Capture 17.2版本, 在经过将原理图画完之后, 遭遇了导入Allegro PCB时引…

2026-06-26

我亲自进行了 Adobe Captivate 2019 中文版的测试, 经历过在批量更新封装期间关联文件遗失、替换之…

2026-06-26

亲测Altium Designer 24, 经历过信号线绕弯之状况, 遭遇过地线乱接之情形, 碰到过电源线烧板之状况,…

2026-06-25

本人实际测试了Cadence Virtuoso IC6.1.7以及Synopsys Custom Compiler 2022, 经历了不同工艺库适配…

2026-06-25

经过本人实际测试的Cadence Virtuoso 6.1.7版本, 曾遭遇过DRC实时校验疯狂报错, 以及卡死且无任何响…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片