高速电路抗干扰设计 三步接地与滤波实操

实测本人四层PCB板, 其材质为FR4, 板厚是1.6mm, 曾踩过信号串扰以及电源纹波爆表的坑, 新手只要跟着步骤一步步去操作, 便能够轻松避开这类常见问题。

第一步 地平面完整切割与回流路径优化

操作的路径是这样的: 把Altium Designer 22开启, 进入到PCB布局的界面, 接着选择Layer Stack Manager, 然后去确认地平面层也就是GND是完整的铜皮, 不存在长条形状的分割槽。具体的操作是: 在GND层来绘制多边形铜皮, 把参数设置成铜厚1oz, 网格填充率是90%。

关键参数的设置方面, 于Routing菜单当中进行设置, 将差分对阻抗设定为100Ω±10%, 线宽以及间距按照6mil/6mil作为起始标准。关于实测经验, 当处于信号层与地平面间距≤0.2mm的情况时, 回流路径电感能够降低60%。

【新手需留意避开误区】存在常见的报错情况, 在进行铺铜操作之后, DRC出现报“Starved Thermal” 这种面对空焊盘的反馈。其缘由在于, 铜皮跟焊盘相连接的热风焊盘宽度存在不足的状况。解决此问题的办法为, 于Design→Rules→Plane→Polygon Connect Style这个操作路径里, 把连接宽度由原本的10mil更改为15mil, 并且将最小连接数量设定为4个。

第二步 电源去耦电容布局与容值选择

操作的路径是, 在电源输入的地方放置电解电容, 其规格为100μF/16V且ESR≤0.1Ω , 之后处于靠近IC引脚的位置焊接0.1μF陶瓷电容, 该电容材质为X7R且容差为±10%。具体的操作是, 开启PCB元件库, 搜索“0805_104”, 放置在距离IC电源引脚1mm的范围以内。

有一种参数推荐, 是让0.1μF与10μF钽电容搭配起来, 从而形成两级去耦网络, 它的谐振频率处于1MHz到10MHz这个区间, 能够有效地抑制开关噪声。还有实测对比, 当单独使用0.1μF电容的时候, 电源纹波从50mV下降到了25mV；在增加了10μF之后, 纹波又下降到了8mV, 效果提升了一倍。

【新手需防】常见出错: 电容焊接完后出现短路情况, 缘由是电容所处位置挨着过孔, 致使焊锡流动进而引发桥接现象。解决举措: 把电容跟过孔之间的间距拉大到起码3mil, 并且在焊盘周边增添阻焊层（Soldermask Expansion设置成2mil）。要是空间局促, 就改用0603封装电容, 其体积更小然而容值保持不变。

高频信号绕线布局与阻抗匹配实操

操控途径是, 于 PCB Editor当中选取出高速信号线, 像是时钟线、数据总线这类, 接着右键点击, 再选择Properties, 然后点击Routing, 进而设置线宽为6mil, 外层参考地平面间距为5mil。在具体进行绕线操作时, 走线角度采用45度弧线, 借助快捷键Shift+Space来切换, 以此避开90度直角。

对比方案: 方案 A 属于微带线情形, 其况为信号层紧紧挨着地平面, 在阻抗方面易于把控, 此方案适宜单层布线的场景；方案 B 乃是带状线状况, 即信号层嵌入在内层里, 两侧地平面的屏蔽效果良好, 该方案契合多层板且对抗干扰有着较高要求的场景。进行取舍的逻辑是: 要是板厚小于或等于 1.0mm 并且信号速率。

新手需避坑, 高频会报错如下, 信号反射造成了眼图闭合。完整的解流程是这样, 首先是用示波器去测信号沿上升时间, 要是大于2ns那就表明阻抗不连续, 接着要检查走线有没有跨分割区, 要是有的话就要重新布线,然后在信号源端串联22Ω电阻也就是0402封装的, 来匹配源端阻抗, 最后要是依旧存在问题, 就在负载端并联50Ω电阻到地, 如此吸收反射波。

此方法不适用于单纯的模拟电路, 也不适用于频率超过十吉赫兹的超高频场景, 在这种情况下, 应当改换成共面波导或者差分对布线, 并且要配合电磁仿真软件, 比如HFSS来进行精确的建模。有一个简易的替代方案是, 在关键节点安装磁珠, 例如BLM18PG121SN1, 不过要注意磁珠会导致直流压降出现, 需要对功耗影响进行评估。