技术文档 2026年07月1日
0 收藏 0 点赞 2,446 浏览 1970 个字
摘要 :

本人亲自测试了Altium Designer 23.6这个版本, 在交互式布线的时候, 遭遇过网络错乱这种情况, 也碰到过推挤失效的状况, 还遇到过分差对卡死的情况, 这可是三大常见的坑点……

本人亲自测试了Altium Designer 23.6这个版本, 在交互式布线的时候, 遭遇过网络错乱这种情况, 也碰到过推挤失效的状况, 还遇到过分差对卡死的情况, 这可是三大常见的坑点, 新手只要依照步骤一步步去进行操作, 便能够轻快地避开这类常见的问题。

第一步 激活交互式布线与基础参数调校

把P CB 文件开启之后, 优先依照快捷键P加上T来将交互式布线模式激活,在这个时候光标会转变成为十字准星。在空白处进行右键点击操作, 之后进入名为“Preferences”的面板, 于“PCB Editor > Interactive Routing”这个选项卡作用下, 把“Interactive Routing Width / Via Size”的模式设定成“User Choice”, 如此这般在进行布线操作时按Tab键方可实现线宽与过孔规格的自由切换。关键参数的推荐数值是, 将最小线宽设定为10mil, 过孔的外径设定为24mil, 内径设定为12mil。其缘由在于, 大多数2层板厂商的工艺极限是8mil线宽, 预留2mil余量能够避免因蚀刻偏差而致使的短路情况, 与此同时确保走5V/1A信号的时候压降控制在5%以内。

许多人在第一步时, 没有去更改模式, 就直接进行布线操作, 按Tab键却没有任何反应, 结果只能让线宽被卡死在默认的8mil这个数值上。而正确的做法是, 一定要预先进入Preferences进行确认设置, 不然后续的所有操作都会受到限制。

第二步 手动推挤与网络分配实战

一开始走线之前, 要先按下 Shift + R 来循环切换推挤模式, 建议选择 “Push Obstacles”, 通过这种方式走线碰到已布线段的时候系统会自动把它们推开。在布线期间每走完一段, 需按 Ctrl + 左键在目标焊盘或者过孔上强制达成连接。关键操作, 于走线进程里头, 双击空白之处能够插入过孔, 按住空格键可旋转走线角度, 其默认角度为45度。倘若碰到网络分配出错的情况, 像是本应当连接GND的线路连接到了VCC, 那就直接按Backspace回退一步, 接着按Ctrl + D打开“Netlist”窗口, 手动把当前走线两端焊盘的网络属性改成 “GND”, 随后重新进行走线。

针对于新手而言, 在推挤模式这个特定情形之下, 要是线出现被卡住从而无法动弹的状况, 很大概率是推挤模式被设置成了“Ignore”或者“Hug”。其解决的办法是, 再次按下Shift + R进行切换, 切换到“Push”模式, 与此同时, 在Preferences里面, 将“Obstacle Avoidance”调整为“High”。要是经过上述操作之后仍然不行, 那就需要检查一下是否开启了“Delete Loops”功能, 把它关闭掉便可以解决问题了。

第三步 差分对与等长布线强制对齐

针对高速信号, 像USB 2.0、HDMI这类, 先挑选两个网络, 例如D+和D-, 接着右键点击“Differential Pair Routing”, 从而进入差分对布线模式。布线期间, 按下Tab键来设置差分对参数: 线宽建议为8mil, 间距建议为8mil, 对于具有100欧姆差分阻抗的4层板而言, 此乃是最优值。布线之后, 要是发觉等长误差超出50mil, 那就按Shift + T去打开“Tune Diff Pair”工具, 在走线上拖动蛇形线进行补偿, 将目标长度设定为800mil ± 10mil。对比两种方案: 手动调节蛇形线, 与, 自动等长布线。针对于仅有2 – 3对差分线的相关场景而言, 手动调节方式较为适配, 蛇形线能够对形状予以精确把控从而避开过孔;而自动等长的方式适用于10对以上的较大规模的PCB, 不过此种方式容易生成并非必要的Z形折线, 进而增加寄生电容。在此建议, 针对小项目运用手动调节方式, 对于大项目则先采用自动等长方式而后再进行手动微调。

针对于新手而言, 需要避免陷入布线时出现的差错, 差分对进行布线期间, 最为requent出现警示意味的数据情况是“该引脚与差分对不相匹配”, 之所以会导致如此状况存在, 在于网络所制定得到的名称并非一致, 举例来说, D+这一标识被称作USB_DP, 而D-这一标识被称作USB_DM。针对此问题, 具备解决性质的办法是, 在原理图层面, 把网络名称加以调整, 使之变更成为附带有着“_P”以及“_N”作为后缀的形式, 诸如“USB_P”以及“USB_N”这般, 之后再度实施同步的操作, 将其同步至PCB。如果依旧存在报错情况, 那么在“PCB 面板 大于 差分对编辑器”里面进行手动配对。

针对标准4层板、2层板的中低速设计(主时钟频率低于200MHz), 这套方法是适用的, 然而在6层以上高频板(像DDR4、PCIE Gen3这类)当中, 交互式布线的自动推挤算法极易破坏阻抗连续性, 所以建议改用手动走线并配合规则驱动。替代的方案是, 先用Router工具进行自动绕线, 接着再手工调整关键信号, 其核心原则是高频信号要优先手动控制走线路径。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4365.html

相关推荐
2026-07-01

本人实实在在地经历了电子工程师十年在一线进行研发的过程, 遭遇过重数不清的技术选型出现错误的状…

2026-07-01

本人亲自测试了Altium Designer 23.6这个版本, 在交互式布线的时候, 遭遇过网络错乱这种情况, 也碰…

2026-07-01

实测Altium Designer 23版本的是本人, 曾踩过因差分对阻抗匹配未达标准而致使信号反射的坑, 新手只…

2026-07-01

经历过Cadence Allegro 17.4版本的实际测试, 遭遇过原理图网表导入后器件飞线杂乱无章地异常乱飞, …

2026-06-30

已由本人实际测试Cadence 17.4版本, 为此在信号完整性以及约束规则设置方面经历了数不清的麻烦易错…

2026-06-30

实测Studio One 6.5专业版的是本人, 踩过导出后音轨无声的坑, 也踩过文件损坏的坑, 新手跟着下面步…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片