PCB面板筛选器件避坑：焊盘走线间距不足易短路，新手必看

PCB面板挑器件走线避坑指南

自己实际测验Altium Designer 23, 遭受过筛选器件之际焊盘跟走线间距不足、引发短路致使板子烧毁的状况, 新手照着步骤逐一去操作, 便能够轻易地规避这类常见的问题。

第一步 锁定封装库并调整焊盘尺寸

开启PCB库文件, 于左侧面板的 “Components” 窗口当中寻觅目标器件, 双击之后进入封装编辑器。径直按下快捷键 “E” 调出属性面板, 定位至 “Pad” 选项卡, 将焊盘X尺寸设定为1.2mm、Y尺寸设定为2.5mm, 此为面向SOP-8封装的标准推荐数值。确认完毕后勾选 “Center” 居中选项, 点击 “OK” 关闭窗口。

【新手需防】 常常出现的报错乃是因焊盘之间的间距过小, 从而致使在后续进行走线运作时, 出现DRC报错【区域清空违规】。其核心缘由在于直接采用了默认的0.8毫米焊盘, 却未曾考量实际的焊接剩余空间。解决的法子是手动把焊盘向外扩展0.2毫米, 然而不能超过1.5毫米, 不然就会与相邻的焊盘形成短路。

第二步 配置走线规则并设置安全间距

于顶部菜单栏那儿点击“设计”, 接着点击“规则”, 而后弹出“ PCB Rules and Constraints Editor”窗口, 在左侧树状结构当中找到“Routing”, 再找到“Width”项,鼠标右键选中“New Rule”, 于“Where The First Object Matches”区域选定“Net Class”, 随后从下拉框里挑选“Power”, 将最小线宽设定为0.3mm, 把首选线宽设定为0.5mm, 把最大线宽设定为1.0mm。将标签切换至“Clearance”, 把数值设定为0.25mm作为“Minimum Clearance”, 此乃确保良率的底线所在。

需注意, 对于新手而言存在避坑情况, 其报错所呈现的现象为, 在进行走线操作时, 自动推挤这一功能出现失效状况, 进而造成线条径直地出现重叠。而之所以出现此种情况, 原因在于“Clearance”规则并未应用至当前所处的那一层。针对此情况的解决办法是, 先于“Where The First Object Matches”当中, 将“Layer”指定为“Top Layer”, 之后再去点击“Query Builder”, 以此来确认条件切实生效。

第三步 手动走线并做差分对优化

工具栏之中的“Interactive Routing”按钮被点击, 光标变成十字准星。筛选器件的首引脚处出发, Shift键按住点击目标焊盘且点下, 系统自动生成走线路径。关键参数给出推荐值, 走线拐角采用45度斜角, 内角半径设成0.2mm, 如此可减少信号反射。电源引脚处理时, 走线宽度径直设为0.8mm, 绕过器件本体到背面去打孔。

在此为新手提供避坑指引, 新手在操作过程中往往经常遭遇走线中途出现情况, 什么情况DRC提醒称“Loop Detected”, 这一情况出现的缘由是什么呢缘由是自动布线期间出现绕回头路这种状况, 那怎样能快速解决呢想要快速解决, 该这样操作先按下“U”键以撤回一步, 之后手动于器件与之相近一侧添加一个0.3mm过孔, 添加完过孔后怎么操作呢把走线从顶层切换至底层接着继续完成布线。

对于两种实操方案进行对比: 其一为直接采用手动方式进行走线, 这种方式适用于小批量的样板制作, 其调试较为灵活, 然而布局会显得杂乱无章；其二是先设定好相关规则, 之后运用自动布线器来布线, 此方式适合批量生产, 具备较高工作效率, 不过容易忽视间距方面的问题。其取舍的逻辑在于, 倘若器件密度较高（比如说超过100个封装）, 那么优先选择手动走线以确保可靠性；要是密度低且时间比较紧张, 那就采用自动布线之后再进行手动修整。

以高频形式出现的、完整的报错内容为“Un-Routed Net Constraint” , 它在“DRC Batch”的结果里持续不断地出现。完整的解决步骤如下: 首先, 于规则中将“Routing Topology”设置成为“Shortest” ；接着, 点击“Design” , 再点击“Netlist” , 随后点击“Clear All Nets”以重置网络；之后, 手动去补充那些遗漏了的飞线连接；最后, 再次运行一次DRC。

用于BGA封装多层板场景的这种方法并不适用, 原因在于BGA焊盘间距离一般仅为0.5mm, 手动调整焊盘极易超出偏差范围。替代的方案是采用“Fanout”功能, 先自动将焊盘扇出然后再进行走线, 同时配合0.2mm的线宽以及0.15mm的间距规则来进行。