技术文档 2026年06月28日
0 收藏 0 点赞 1,153 浏览 2119 个字
摘要 :

曾进行Altium Designer 22.0.1版本的实测, 遭遇过原理图库元件引脚编号与PCB封装焊盘编号不一致的状况, 新手只要依照步骤逐一推进操作, 便可轻易躲开此类常见问题。 原理……

曾进行Altium Designer 22.0.1版本的实测, 遭遇过原理图库元件引脚编号与PCB封装焊盘编号不一致的状况, 新手只要依照步骤逐一推进操作, 便可轻易躲开此类常见问题。

原理图库元件创建与封装匹配

迈向第一步, 要去着手开辟一个全新的原理图库文件。需得点击那菜单栏当中的“文件”这一选项, 再从中寻找到“新建”, 之后又要在“新建”里找出“库”, 进而在“库”中挑选出“原理图库”, 如此这般系统便会自行生成一个毫无内容之空白库文件。紧接着, 得对左侧面板里的“Sch Library”先以右键来点击, 随后从中选定“新建元件”, 然后输入像“LM358”这样的元件名称。

首先来说第二步, 要绘制那个元件的外形, 还要放置引脚。先得使用“放置”里面的“矩形”这个工具, 去画出元件的主体部分。然后, 再运用“放置”之中的“引脚”那个工具, 来放置引脚。要注意, 引脚它是有四个方向能够进行旋转的, 通过按空格键来进行切换。并且, 引脚的编号必须得和后续PCB封装焊盘的编号达成一致, 像比如双运放LM358的引脚1是输出的, 那么编号就填写1, 可不要随意去编号。

菜鸟需防坑, 常见报错: 编译工程之际显出“Pin Mismatch”或者“Footprint not found”。关键出错缘由乃原理图库里引脚的“Designator”编号跟PCB封装焊盘中“Pad Designator”编号不相匹配。解决之道: 开启PCB封装库, 轻点每个焊盘两下, 瞧瞧“Designator”数值, 接着返回原理图库轻点对应引脚两下,把“Designator”改成一样数值, 一对一匹配。

第三步: 进行添加封装关联的操作。于原理图库编辑界面之中, 点击“工具”接着点击“模型管理器”, 随后点击“添加”且点击“Footprint”, 进而选择你已然画好的PCB封装文件。推荐运用关键参数: 将引脚间距设定为2.54mm(亦为100mil), 此乃标准排针间距, 适用于绝大多数直插元件, 可确保焊接良率以及机械强度, 如此设置的理由为: 在后续制板时焊盘不容易连锡, 并且兼容万能板跳线。

新手要避开的坑来了, 常见的报错是啥, 更新PCB的时候元件会变成绿色高亮, 而且还移动不了。核心出错的原因是什么, 是封装关联路径错误, 或者是封装尺寸单位不一致。解决的办法有哪些, 要检查工程设置里“Project Options”, 再点“Error Reporting”, 找到“Footprint”相关的项, 确认封装库已经添加到工程当中;而且同时要把PCB封装尺寸单位统一设置成Metric(mm), 在“View”里面点“Toggle Units”进行切换。

PCB布局布线报错与参数对比

有这样一种方案, 它被称作第一种方案, 其内容是自动布线, 在PCB界面当中, 要点击“Auto Route”, 接着点击“All”, 之后便能进行布线规则的设置, 这个布线规则是, 线宽设置为10mil, 过孔外径设置为50mil, 内径设置为28mil, 接着要点击“Route All”来完成布线, 它具有省时的优点, 比较适合简单的板子, 该方案也有着如: 走线拐角多、信号质量差以及容易致使电源线和信号线挤在一起这样的缺点。

那就出现了第二种方案, 也就是手动布线, 要运用那种名为“Place”, 然后再点“Track”的工具, 按照“Tab”键来设置线宽,其中电源线的线宽推荐采用20mil, 这可是关键参数里头最优的推荐数值呢, 其理由是电压波动比较大, 而且电流也大, 粗线能够降低电阻以及压降, 以此来避免芯片供电不足从而出现复位的情况, 之后手动去调整走线的走向, 还要保持地线是大面积铜皮的状态。倘若板子超出两层, 并且频率大于50MHz, 那么强烈建议采用手动布线, 这是由于自动布线所产生的锐角拐角会形成天线效应, 进而干扰信号完整。

【新手回避坑洼】高频完整地出现报错情况: 在手动进行布线之后运行DRC检查, 报告一种“Clearance Constraint Violation”的间距方面的错误, 核心的出错缘由是为两条相邻的走线之间的间距小于所设置的值。一站式解决流程如下: 先打开“设计”, 接着进入“规则”, 再找到“Electrical” , 然后点击“Clearance”, 随后把最小间距改成8mil;要是仍然出现报错情况, 那就点击“报告”, 之后进入“PCB板子信息”去查看导致报错的坐标, 利用“编辑”, 通过“跳转”定位到那个位置, 要么手动把间距拉宽, 要不使用“放置”, 借助“泪滴”工具实现平滑过渡。

本方法不适用于射频种类的板子, 不适用于高速数字类型的板子, 也就是DDR4、USB3.0以上这类的板子, 因为此类板子对于阻抗匹配有着严格要求, 对于差分走线有着严格要求, 简单单纯的手动布线难以不可能达到性能指标。简易的可替代方案是运用使用Sigrity进行信号完整性仿真, 之后再导入AD进行规则驱动布线, 同时开启“Interactive Routing”模式, 软件会实时提示阻抗和长度匹配, 相比纯手动布线要省心。简易的可替代方案是运用使用HyperLynx进行信号完整性仿真, 之后再导入AD进行规则驱动布线, 同时开启“Interactive Routing”模式, 软件会实时提示阻抗和长度匹配, 相比纯手动布线要省心。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4343.html

相关推荐
2026-06-28

亲自测试了Cadence 17.4这个版本, 在里面踩了无数有关设计规则设置方面的坑, 尤其是那个能让人崩溃…

2026-06-28

曾进行Altium Designer 22.0.1版本的实测, 遭遇过原理图库元件引脚编号与PCB封装焊盘编号不一致的状…

2026-06-28

我亲自测试了Allegro 17.4的版本, 遇到过因反焊盘设置不合适致使信号反射极为严重、阻抗变得不连续…

2026-06-28

实测过DDR3 1600MHz的PCB走线, 本人遭遇过因信号反射致使系统随机死机的状况, 新手依照步骤逐一操作…

2026-06-28

Cadence IC618(版本号为IC6.1.8 – 64b), 该版本本人进行了实际测试, 在升级期间遭遇了三个…

2026-06-28

经本人实际测试,在WinCC 7.5 SP2以及TIA Portal V17的环境当中, 针对Plot功能进行了相关操作, 在此…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片