技术文档 2026年06月28日
0 收藏 0 点赞 669 浏览 1916 个字
摘要 :

我亲自测试了Allegro 17.4的版本, 遇到过因反焊盘设置不合适致使信号反射极为严重、阻抗变得不连续的状况, 对于新手而言, 只要依照步骤一步步去操作, 便能够轻易避开这类……

我亲自测试了Allegro 17.4的版本, 遇到过因反焊盘设置不合适致使信号反射极为严重、阻抗变得不连续的状况, 对于新手而言, 只要依照步骤一步步去操作, 便能够轻易避开这类常见的问题。

反焊盘尺寸如何精准确定

要确保参考平面跟过孔构建起正确的电气隔离, 这便是反焊盘的核心所在。我直接讲实操: 开启Constraint Manager, 于Physical约束里选定相应过孔, 而后进入Padstack Editor。挑选内层(Inner Layers), 寻觅到Anti-pad参数框。在此关键之处在于设定反焊盘直径比焊盘直径大起码8mil。譬如, 倘若你的过孔焊盘直径为24mil, 那么反焊盘就直接填32mil。这个差值不能小于6mil,否则容易导致平面层与过孔短路。

【新手避坑】

不少新手径直将反焊盘设置得跟焊盘同样大小, 致使内层铜皮与过孔焊盘边缘距离过小, 在Gerber文件生产之际直接出现报错情况。解决的办法是: 于Padstack Editor里调出Drill窗口, 查看钻孔直径, 反焊盘直径起码得比钻孔直径大12mil以上。

对于高速信号过孔而言, 反焊盘是需要额外进行放大的。要在Design Constraints当中找到Net Class, 将高速信号网络选中, 然后右键执行Assign Anti-pad Override。接着去手动输入推荐值42mil。其理由是非常简单的: 高速信号的回流路径对于过孔寄生电容是极其敏感的, 当反焊盘放大以后寄生电容会下降大约30%, 这样一来信号上升沿便能维持完整了。

【新手避坑】

要是你察觉到放大反焊盘之后, 内层平面呈现出孤岛铜皮的状况, 那就表明反焊盘尺寸太大, 已然切断了平面电流通道。这一刻切莫强行去调反焊盘, 而是需要在过孔周围增添Stitching Via, 以此来补偿回流路径。

多层板反焊盘设置两种方案对比

方案A: 采用统一式的设置方式, 所有那些过孔都在同一层, 使用相同的反焊盘直径, 比如说将其统一设定为32mil, 操作的路径是Padstack Editor → Layers → Anti-pad, 直接通过复制粘贴来获取数值。方案B: 运用差异化的设置办法, 电源层的反焊盘被设为32mil, 地层的反焊盘被设为28mil, 信号层则依据阻抗的要求进行单独的调整。

方案A的优点在于其设置简便, 不容易出现差错, 适用于低频电路或者走线密度比较低的板子。方案B的优点是能够精准控制每层的寄生参数, 适合DDR、SerDes等高速设计。然而要是板层超过8层, 方案B的维护工作量会成倍地增加, 每层都得手动进行核对, 稍微不注意就会出现漏改的情况。

关于具体场景的取舍情况如下: 要是所设计的乃是12层高速背板, 走线密度较高且信号速率超过10Gbps时, 那就选择方案B。要是仅仅是四层电源板, 直接采用方案A就会更省事。我秉持这样的建议, 新手应当从方案A开始入手, 当遇到出现阻抗问题的时候能够再进行局部之处的方案B切换, 而不要在一开始的时候就全线路径都全面展开。

【新手避坑】

曾经有一回, 我于16层板之上运用方案B , 在将所有层都设置妥当之后, 却忘掉了去检查最里面的那一层。最终生产回来的板子, 其中间层的反焊盘压根就没设置正确, 电源层跟地层之间直接出现了短路的情况。经过连续三天的排查才把问题发现。正确的做法是: 每当修改完一层, 马上就在Padstack Editor当中点击Check按钮, 此时系统会自动检测相邻层的间距是否安全。

完整报错与一站式解决

报错频率较高的情况是: 在对反焊盘进行了相应设置之后, 于Allegro这个软件里进行DB Doctor检查操作时, 弹出了那样一条“Anti – pad overlap with adjacent plane”的警告信息, 核心的缘由在于: 反焊盘的边缘同相邻层的铜皮边界产生了重叠现象, 进而致使在生产过程中平面层之间出现了未曾预料到的连接状况。完整的解决流程是这样的: 第一步, 要在Padstack Editor之中切换到Drill Overlay视图, 勾选Show All Layers , 以此来查看所有层的焊盘以及反焊盘的位置。紧接着的第二步, 要去寻找到重叠层, 把反焊盘的直径减小 2mil, 又或者把该层铜皮的挖空区域予以扩大。随后这第三步, 再次去运行 DB Doctor, 进而确认警告已然消失。再来到第四步, 导出 ODB++文件, 利用 CAM350 将其导入进行检查, 去察看平面层隔离环是不是完整。当这先后四步都完成之后, 99%的与反焊盘相关的报错便都能够被根治。

最后得说明一下, 这个方法于盲埋孔结构里并非完全能用。盲孔的反焊盘受层压工艺所限, 没办法随意放大, 不然会致使内层介质厚度不够。替代的方案是采用背钻工艺, 直接把多余的过孔段钻掉, 从根源处消除寄生效应。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4342.html

相关推荐
2026-06-28

亲自测试了Cadence 17.4这个版本, 在里面踩了无数有关设计规则设置方面的坑, 尤其是那个能让人崩溃…

2026-06-28

曾进行Altium Designer 22.0.1版本的实测, 遭遇过原理图库元件引脚编号与PCB封装焊盘编号不一致的状…

2026-06-28

我亲自测试了Allegro 17.4的版本, 遇到过因反焊盘设置不合适致使信号反射极为严重、阻抗变得不连续…

2026-06-28

实测过DDR3 1600MHz的PCB走线, 本人遭遇过因信号反射致使系统随机死机的状况, 新手依照步骤逐一操作…

2026-06-28

Cadence IC618(版本号为IC6.1.8 – 64b), 该版本本人进行了实际测试, 在升级期间遭遇了三个…

2026-06-28

经本人实际测试,在WinCC 7.5 SP2以及TIA Portal V17的环境当中, 针对Plot功能进行了相关操作, 在此…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片