技术文档 2026年06月23日
0 收藏 0 点赞 2,863 浏览 2131 个字
摘要 :

亲身体验Mentor Xpedition VX2.7版本, 遭遇了规则设置完成却不生效, 以及差分对出现卡死报错此类状况, 新手只要依照一系列专门的程序逐一去实施操作, 就能顺利避开诸如此……

亲身体验Mentor Xpedition VX2.7版本, 遭遇了规则设置完成却不生效, 以及差分对出现卡死报错此类状况, 新手只要依照一系列专门的程序逐一去实施操作, 就能顺利避开诸如此类普遍的常见漏洞。

规则设置前先搞懂层级关系

好多新手一开始就一个劲地猛点规则窗口, 弄了好半天之后却发觉规则压根儿就没跑起来。Xpedition 的规则树呈现分层状态, 最为顶层的是 Global 规则, 接着往下有 Net Class、Pin Pair、Match Group 等等。倘若你所设置的规则优先级不正确, 系统就根本不会采用。

至关重要的操作途径: 开启PCB工具之后, 点选菜单栏之中的「Setup」, 接着再去点击「Constraints」, 然后点选「System」, 首先去瞧一瞧左边按树状形态呈现的结构里的「Net Class」区域。在这个地方, 用鼠标右键进行选择「Add Class」, 如此一来便能够创建一个全新的网络类别。

设立完规则后DRC居然不报, 这可是新手常遇的报错情况。其核心缘由在于默认规则的优先级比你新建的Class规则还要高。解决的方法有两种, 一是在规则树里头把新建的那Class拖到最顶端, 二是直接在Class属性当中将「Priority」改成0。

差分对规则怎么设才不卡死

高频场景存在差分对, 然而Xpedition针对差分对所执行的操控极为敏感, 只要轻微设置错误便会弹出红字。

关键参数的最优推荐数值是这样的, 那就是差分对的间距建议设定成为3W, 这里要说明一下, 3W讲的也就是走线宽度的3倍, 比如说线宽是5mil的情况下, 间距就给设定成15mil就可以了。像这样进行设置所具备的好处便是能够实现对共模干扰的有效抑制, 与此同时走线密度也不会出现失控的状况。

第1步:创建差分对

于Constraints窗口之中, 点击左边「Differential Pair」标签, 接着点击右键「Add Pair」。随后在弹出的对话框之内, 分别去指定正极网络以及负极网络, 譬如是USB_DP和USB_DN。点击OK之后, 系统会自动生成一对。

第2步:设置差分规则

将刚所建立的差分对进行选中操作, 于右边的属性面板之中去寻觅「Diff Pair Rule」。在此场所把「Trace Width」设定为5mil, 把「Gap」设定为15mil, 把「Tolerance」设定为±10%。需得注意「Length Tolerance」这个数值不要设置得太过严苛, 不然在进行绕线操作时系统便会不停疯狂地发出报错信息。

【新手防坑】, 常见的报错呈现为「Could not find the coupled pair for net xxx」。其核心缘由在于, 差分对的两个网络未实现对齐, 或者存在一个网络被不小心设置成电源网络的状况。快速的解决办法其一为, 回到原理图去检查这两个网络的属性, 要保证它们都是普通的信号网络, 不存在带着Power属性的情况。其二为, 然后再次进行刷新约束并再次尝试。

第3步:走线操作

于Route界面当中挑选「Interactive Differential Pair Routing」, 选中差分对里任意一条条网络线条, 软件便会自行识别另外一条。在进行走线之时按住Shift按键能够临时切换走线所采用的模式。

有一组关于两种实操方案之对比: 其一为方案A, 此方案使软件自动绕等长过程是, 单击「Route」, 接着点击「Auto Route」, 随后点击「Tune Differential Pair Length」, 该方案适用于板子空间开阔且走线数量少的状况之时;其二是方案B, 此方案为手动绕设, 借助「Insert Trombone」工具于主线上直接添加蛇形线, 其适合有已存在的密集走线以及自动绕设会遇到撞件的场景情形;要是板子空间处于紧张状态, 那就果断选择方案B, 因为自动绕设经常会绕出数量众多的无用之线。

规则设置后验证环节不能省

设完规则直接开始走线是大忌,得先跑一遍DRC。

高频率出现的完整报错为: 「Clearance Violation – Plane to Trace」, 此报错所表达的意思是平面层对着走线而言其间距不存在充足性。完整的解决流程如下: 首先要对报错所处位置加以定位, 接下来点击右键选用「Select Violation」, 以此查看究竟是哪一个网络。随后返回到Constraints里面找寻与之相对应的Net Class, 将「Same Net Clearance」从默认状态下的5mil变更为8mil。即便依旧报, 核查一番这点网络是不是设置了Keepout区域, 偶尔这是Keepout绘制得太过挨着走线引发的。

【新手避开陷阱】, 这儿千万别一下子把全局范围内相关规则一概全改掉, 改成那样的话, 走线密度会瞬间直接猛增到爆掉的程度。怎样才能达到准确找到根源的定位, 这才是能够解决问题的最为关键的要点所在, 仅仅只需要对那个出现报错的类别进行修改就可以了。

最后再讲一下, 在板子层数多于12层的情形下, 或者存在大量BGA扇出的场景中, 这个方法不太适用, 原因在于规则树会变得极为复杂, 手动去改优先级容易出现遗漏。其替代方案是, 利用Xpedition的Constraint Manager批量导出CSV, 于Excel里面借助公式一次性进行调整, 随后再导入回去, 如此效率会高出不少。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4302.html

相关推荐
2026-06-23

我亲自测试了Cadence 17.4版本, 遇到过原理图导入之后网络表直接就报错的情况, 也碰到过焊盘封装路…

2026-06-23

亲身体验Mentor Xpedition VX2.7版本, 遭遇了规则设置完成却不生效, 以及差分对出现卡死报错此类状…

2026-06-23

经过本人实际测试的CAM350 v11.0版本, 在踩过钢网文件输出之后出现焊盘偏移、层对不齐这类状况的坑,…

2026-06-23

自身亲自进行了 Altium Designer 22 的测试, 遭遇过原理图修改后 PCB 未同步致使飞线全部错乱的状况…

2026-06-23

实乃本人亲自测试Cadence Allegro 22.1以及Altium Designer 24.4.2这两套主流工具, 经历过PCB设计协…

2026-06-23

亲身进行测试的我, 针对MATLAB/Simulink 2023b以及ANSYS Maxwell 2024 R1, 掉进过仿真结果跟实测数…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片