技术文档 2026年06月22日
0 收藏 0 点赞 1,314 浏览 2599 个字
摘要 :

身为本人亲自测试了Altium Designer 22版本, 曾经碰到过因元件封装错乱致使打样报废的那种坑, 新手只要依照步骤逐个去操作, 便能够轻易躲开这类常见的问题。PCB设计实际……

身为本人亲自测试了Altium Designer 22版本, 曾经碰到过因元件封装错乱致使打样报废的那种坑, 新手只要依照步骤逐个去操作, 便能够轻易躲开这类常见的问题。PCB设计实际上就是将原理图变为可以进行生产的电路板, 其流程并非复杂不过细节却是繁多无比, 其中每一步要是遗漏了都有可能需要返工。

第一步 原理图绘制与ERC检查

打开软件之后, 先去创建工程文件, 于原理图编辑器当中放置元件库。务必要确认每一个元件的封装属性是不是正确的, 就好比在选择电阻的0805封装尺寸的时候, 可千万别选错成 0603。当连线完成了以后, 点击菜单栏工具里面选项为电气规则检查的那一项, 在勾选完所有检查项之后运行 ERC , 对于出现红叉报错的情况, 必须要清零。

【新手躲开坑洼情况】, 新手极易犯下而且最容易出现的失误是径直直接飞跃跳过经过ERC检查这一环节, 平常常见的报错为“浮动网络标号”, 其缘由原因之处在于网络标签文字打字的时候多了空格或者拼错字符, 将每个报错点开, 对照数据手册核对引脚名就能够修复。

第二步 原理图转PCB与板框定义

获得ERC通过以后, 点击设计选项, 进而选择Update PCB Document, 弹出变更列表之后, 点击“生效变更”, 随后再点击“执行变更”。在这一步骤之中, 该软件会自动将元件导入那些PCB文件里面。紧接着, 运用机械层来绘制板框, 选择切换到机械层1, 点击放置, 接着选择走线, 描绘出50mm×40mm的矩形轮廓, 之后再通过设计, 选择板子形状这个选项, 按照经由选择对象所定义的样子, 裁切出实际的外形。

对于新手而言, 存在需要避开的坑。当进行导入操作时, 要是元件全部堆积在板框之外, 一般情况下这是因为在原理图当中没有设置房间约束。其解决方法是, 首先要在原理图里选中所有的元件, 之后右键点击并选择“器件操作→上下排列房间”, 最后再重新进行一次同步操作。

第三步 布局规划与关键器件定位

在最先的时候, 要对接口座子、电源模块这类体积较大的部件实施稳固操作。依照键盘上面的G键, 将栅格的切换调整至0.5mm的状态, 把Type-C接口放置在电路板的边缘位置, 把MCU芯片放置到底板中心稍微偏左的地方。电容需要紧紧靠着芯片电源脚进行布局, 二者之间的距离不能超过5mm, 不然的话去耦效果就会失去效用。电源部分的电感和MOS管必须要维持散热通道处于畅通无阻的状态。

【新手需躲开的坑】, 在进行布局操作的时候, 不要率先去动那些体积较小的电阻以及电容。平常容易犯的错误是, 排阻和电容摆放得过于接近, 从而致使后续的走线出现绕路的情况。要预先采用线束模式(快捷键是N键), 去查看飞线密集的区域, 优先对飞线数量最多的网络进行布局。

第四步 走线规则设置与关键参数推荐

点击设计, 然后点击规则, 进而进入规则管理器。推荐的线宽设置是: 对于信号线而言是0.3mm, 对于电源线来说是0.5mm, 对于地线来讲是1.0mm。电源的过孔被设为0.5mm/0.8mm, 这里的0.5mm指内径, 0.8mm指外径, 其电流承载能力大约是1A,一旦超过此数值那么就需要加粗线宽或者运用多个过孔进行并联。

针对新手的避坑提示, 规则采取不设直接走线的方式, 后期若更改规则, 已有走线不会自动更新。要先设置规则再进行走线, 以此避免出现纰漏来进行修改。显示报错“Clearance Constraint”意味着线与线的距离比安全间距小, 把规则里的最小间距改换成0.254mm就行。

第五步 走线实操与信号完整性处理

走线进行时, 优先去处理那些关键的信号, 它们是时钟线, 差分线, 高速数据线。DDR数据线组内等长误差需要控制在正负0.1毫米, 点击交互式差分布线工具, 针对USB差分对设置100Ω阻抗。地线要走成封闭的环路, 在板的边缘铺一圈粗地线从而形成地平面。

新手要避开这样的坑, 走直角拐角会导致信号反射, 出现的错误现象是, 示波器测到的波形存在台阶。而正确的做法是, 利用走线倒角功能, 也就是快捷键Shift+R, 切成45度角或者圆弧, 并且根据要求将拐角半径设为线宽的1.5倍。还有, 当走线到一半发现不通的时候, 要先按L键切换层, 然后再打过孔。

第六步 铺铜与DRC最终检查

走线结束之后, 点击放置, 接着选择多边形铺铜, 层要选 GND 层, 网络选 GND, 铺铜参数设置填充模式为实心铜, 最小连接宽度设置为 0.5mm, 铺铜必定要覆盖整个板面, 孤岛铜皮要用移除死铜选项进行处理, 最后运行工具, 选择设计规则检查, 所有违规项都必须清零。

新手要避开的坑中, 报错“Un-Routed Net”最为常见的原因在于铺铜没有连接到地线。排查的方法是, 利用网络高亮功能, 也就是快捷键Ctrl+鼠标左键, 点选未连接的网络, 进而找到断点。要是铺铜和焊盘之间出现了气泡, 这是热焊盘参数设置得太宽所致, 把热风焊盘间距改为0.3mm就能解决问题。

两种走线方案对比与方案取舍

有这样一种情况, 方案A, 它是手动进行等长走线的方式, 这种方式适用于那种信号频率低于100MHZ的板子, 它存在着这样的优点, 就是能够节省软件授权费用, 然而, 它比较费时。还有方案B, 它是采用自动绕线工具来操作的, 具体是通过设计→规则→等长走线组这样的流程, 这种方案适合高频板或者是那种有100根以上信号线的密集板, 并且它能让布线效率提升3倍, 不过, 必须要提前设定正确组内误差值才行。对于新手而言, 建议先采用方案A来练习操作手法, 等熟悉信号约束之后, 再去使用方案B。

高频完整报错与一站式解决

当出现铺铜后DRC报名为“Starved Thermal”的警告, 且大量焊盘呈现绿色高亮这种报错现象时, 其原因在于, 铺铜参数里的“热风焊盘连接宽度”被设置成了0.2mm, 这一数值远远小于0.5mm的规则下限。针对此情况的解决流程为, 先点开设计, 接着找到规则, 再找到多边形铺铜连接, 把其中的“导体宽度”改成0.5mm, 随后重新铺铜, 之后右键点击网络, 再点击铺铜管理器, 选中铜皮后点击“重建”。要是做完这些仍然报错, 那就检查铜皮是否被其他线阻挡, 将阻挡线段删除后重新铺铜, 如此便能清除所有警告。

对于这个流程而言, 双面板设计的效果那是最为理想的, 而四层以上的多层板, 则是需要额外去设置内层电源分割以及阻抗叠层的。要是你所使用的是单面板, 那么走线的宽度起码得提升到1.0mm, 并且还必须借助跳线来解决跨线的问题。还有, 替代的一种方案就是换成双面板设计, 如此一来成本增加得并不多, 然而成功率却能实现翻倍。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4281.html

相关推荐
2026-06-22

实测Altium Designer 22.0版本的本人, 曾在电源线走直角致使EMI超标、地线回路成为天线而辐射的情况…

2026-06-22

我亲自进行了封装兼容性校验工具v3.2.1的实测, 遭遇过因封装冲突致使项目编译失败的陈旧陷阱, 新手…

2026-06-22

身为本人亲自测试了Altium Designer 22版本, 曾经碰到过因元件封装错乱致使打样报废的那种坑, 新手…

2026-06-22

Altium Designer, 原理图转为PCB时, 常见的报错情况, 以及手动进行布线的步骤。 我自己实际测试了Al…

2026-06-21

本人实际测验Altium Designer 22.1版本, 遭遇过铜皮推挤功能出现卡死状况、推挤无法进行、避让功能…

2026-06-21

本人实际测试了Cadence Allegro 17.4版本, 遭遇过布局时软件瞬间没了响应, 保存的文件出现丢失情况,…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片