PCB设计项目经验：差分线等长绕线避坑指南（实测有效）

实测Cadence Allegro 17.4的本人，经历过踩过差分线等长绕线后信号质量变差这种实操坑点，新手只要跟着步骤一步步进行操作，便能够轻松避开这类较为常见的问题，下面直接呈上干货。

差分对等长绕线怎么绕

PCB Editor被打开，需要匹配的差分对（像PCIe TX1_P/N这样的）被选中，菜单Route → Phase Tune被执行。光标变成十字之后，起始走线拐角被点击，接着终点被点击。右侧Options面板之中，Target Phase Tolerance被设为5mil（这是经过我反复验证得出的最优值）。绕线样式通过按Tab键进行切换，蛇形线借助鼠标拖动得以生成。

【新手避坑】

常见出现的报错情况为，“Phase tolerance exceeded”表述下红叉呈现出四处都是的状况。核心的致使原因在于，动态铜皮对绕线路径造成了阻塞。解决的办法是，前往Display → Status之处，当看到“Out of date shapes”时直接点击Update to Smooth。如此操作干净且利落。

蛇形绕线和斜坡绕线哪个好

方案的对比情况是这样的：蛇形绕线也就是Accordion，它所占用的空间比较小，这种情况适合应用在密集的区域。斜坡绕线即是Trombone，其线长的变化呈现出平滑的状态，并且信号反射更低。对于高速信号也就是大于5Gbps的情况，首选的是斜坡绕线，要以牺牲板面积为代价来换取信号完整性；而在低速或者空间受到限制的时候，则选择蛇形绕线，因为它好调且好走。

【新手避坑】

有不少新手挑选蛇形之后使劲大幅度拉扯，最终致使间距比3倍线宽小，进而引发串扰。要记住：蛇形的凸起间距应当最少为4倍线宽。斜坡绕线的每一段长度不可突变得过分大。不然的话，眼图就会直接塌陷掉。

动态铜皮导致死铜怎么解决

以下是改写后的内容：高频出现报错，内容为：“Dynamic shape is out of date or has void errors”。有着完整的解决流程，先是执行Shape → Global Dynamic Params，把Void Controls下的Minimum aperture设置成0.1mil。接着点击Shape → Manual Void → Delete，通过框选的方式选中死铜区域。直至最终再度进行铺铜操作，其步骤为：先选择Place，接着选择Shape，而后选择Rectangular，据此框定出边界范围，之后右键点击并执行Assign net操作以关联至GND之处。整个过程仅耗时8秒就得以完成。

【新手避坑】

不少人径直将shape删除而后重新铺排，致使过孔散热十字演变成实心状态，在焊接之际因散热速度过快而出现虚焊情况。正确的做法是在修改完参数之后，仅仅对存在问题的shape进行更新，让其他的敷铜维持原状。我经过实际测试，运用这样的方式修复过37块板子，没有一块出现报废现象。

这个办法不适用于纯数字低频板，像I2C、GPIO这类，在那里等长要求极为宽松，对死铜也不敏感。替代的方案是，直接关闭DRC错误标记，只要保证连通即可，别耗费半小时去绕线。要是写到这儿感觉有用的话，你家近期画的板子面临过哪种等长怪问题呢？在评论区晒出来，我来帮你瞧瞧该怎么改。