PCB设计避坑手册 新手最容易踩的五个干货雷区

实测Altium Designer 22.0版本的本人, 曾在电源线走直角致使EMI超标、地线回路成为天线而辐射的情况中踩坑, 新手只要跟着步骤一步步去操作, 便能够轻松避开这类常见问题。

电源线到底走多宽才不烧板

第一个 PCB 设计方面的硬门槛是电源线宽, 我见到过许许多多新手直接将电源线设置成 10mil , 随后一通电铜箔就冒烟了, 要确定线宽得算两步。

第一步骤, 查看铜的厚度。通常来说1oz铜厚, 在温升10℃的情形之下, 1A电流起码需要12mil的线宽才行。对此我进行实际测量, 0.5mm线宽去走2A电流, 于常温之状态下运行10分钟, 通过红外测温直接飙升到85℃, 果然在后续的时候出现了焊点虚焊的状况。

在第二步的时候, 要进行安全余量的叠加, 其数值选取推荐值的一点五倍, 若计算之后得出需要四十密耳, 那么实际所铺的是六十密耳, 对于关键的电源网络例如三点三伏主供电。我会固定使用五十密耳的线宽, 与此同时配合双层铺铜过孔阵, 以此来确保电流承载方面存在冗余。

【新手避坑】

平常出现的错误反馈乃是“Copper pour has dead copper”, 关键缘由是当你于内层进行铺铜操作的时候, 电源网络未实施打孔进而连接至顶层电源线, 处理办法是, 在顶层电源线两块末端处分别打出8个0.3mm的过孔, 接着径直灌注内层铺铜, 如此便能够消除死铜的所在区域。

地线怎么铺才不会变成天线

地线设计最忌惮形成闭合回路, 尤其在那种高频数字电路与模拟电路相混合的板子之上。我早些时候做过一块四层板, 地线沿着板边环绕走了一圈, 结果设备在30MHz频段的辐射超出标准12dB, 当场就被EMC测试给打回来了。

应有的正确作为是运用多点接地以及完整的地平面,数字地方与模拟地方于ADC转换芯片下方进行单点连接,其间借助磁珠予以隔离,地平面不实施切割,以此保证所有信号的回流路径达到最短,经我实际测量,完整的地平面能够把辐射降低至少8dB。

【新手避坑】

高频段那儿出现了“Board edge radiation”, 其根本原因在于地线是沿着板边围成了一个回路, 并且天线效应显得十分明显。有个能快速解决的办法是, 在板边的四周来均匀地布置一排接地过孔, 这些过孔的间距是不超过信号波长λ/20的,就像说对于2.4GHz信号而言, 过孔间距要控制在6mm以内才行, 如此这般就能直接将天线路径给切断了。

你可依据场景对两种实操方案进行取舍: 方案A乃是双层板铺地铜并加以局部网格, 其成本低廉然而高频性能欠佳, 适用于1MHz以下的电路；方案B是四层板且存在独立地层, 层压结构是信号-地-电源-信号, 高频稳定性良好可成本较高, 适合100MHz以上的数字电路。我就曾经吃了亏, 在一个蓝牙模块项目中因贪图便宜而采用了方案A, 结果连接距离直接缩减了50%, 最终只能老老实实改成方案B。

信号线过孔放多了反而坏事

过孔并非数量越多便越好, 我曾遇见过新手, 在一条DDR数据线上打了6个过孔, 信号反射致使数据直接出错, 高频信号过孔会引入寄生电感以及电容, 进而形成阻抗突变。

将每根关键信号线的过孔数量严格限定于 2 个以内, 优先选择在换层之处进行放置, 而且在其旁边紧邻着一个接地过孔, 以此形成同轴结构, 进而减少信号串扰, 经过实际测量得知一个过孔会引入大约 0.5nH 的寄生电感, 在 1GHz 频率的状况下阻抗变化超过 20Ω。

【新手避坑】

碰上了“Signal integrity fails at 800MHz”这样的仿真报错情形, 缘由在于过孔间距过大这一状况, 致使回流路径绕远了。有着如下解决步骤: 首先, 在信号过孔邻近的50mil范围内添加一个接地过孔；其次, 把过孔焊盘直径设定到18mil, 孔径为8mil, 以此避免阻抗下降幅度过大；最后, 检查相邻过孔的中心距, 此中心距必须要大于30mil, 从而防短路。

这个办法不适用于比方 DDR4 3200MHz 以上那样的超高速信号场景, 原因在于单一过孔同轴结构已然不足够, 其替代方案是运用背钻孔加上差分对等长布线这种方式, 并且需要与仿真工具相配合来完成全链路阻抗匹配, 针对新手而论建议先借助 HyperLynx 运行一遍预分析而后再动手。