PCB设计实战：避开这些坑，你的项目一次成功

参与四层板温控采集项目进行了自己的实际测试, 遇到过铺铜地回路出现断裂, 以及差分对等长那里误差超出标准值这种状况, 新手只要依照步骤一个一个地去操作, 便能够轻轻松松躲开这一类常见的问题。

电源层分割不是随便画条线

电源层进行分割属于PCB设计里的基础操作, 然而这却是极易埋下隐患的。我所处理的这个项目有着这样的要求, 即3.3V、5V以及12V这三路电源要共同使用一个内电层, 最开始的时候为了图方便省事直接采用了直线切割的方式, 结果出现了数字区与模拟区电源相互产生串扰的情况, 使得ADC采样值的跳动幅度超过了20%。

步骤一: 于Altium Designer当中, 切换至内电层, 借助Place -> Line去绘制分割线, 将线宽设定为20mil, 该拐角务必采用45度斜角形式, 可不是直角哟。

步骤二: 当分割线走完以后, 点击Tools -> Power Plane Manager, 逐块点击每一个分割区域, 手动去指定相应的网络名称: 左边的区域选择为3.3V, 中间的区域选择为5V, 右边的区域选择为12V。

步骤三: 极为关键的一步, 要在分割线两侧各自放置一排地过孔, 其孔径为0.3mm, 外径是0.6mm, 孔间距为1mm, 利用这些地孔把不同的电源岛在物理层面围起来, 以此减少噪声耦合。

【新手躲过坑的办法】, 有好多人刚完成分割后不去查看铜皮完整状况, 直接就去导Gerber, 最终致使电源岛被弄成孤岛脱离整体, 没办法实现连通状态。其解决的方式是: 处于View当中, 也就是在Board Planning Mode之下, 并同时手指头按住Shift逐步逐个点击分割开来的区域, 去瞧瞧左下角显示状态的栏位里是不是展示出有对应的网络名称, 一旦啥都没显示就再次开展执行那个步骤二。

差分对等长到底做到多少误差

在这个项目当中, 存在着一对USB 2.0差分线, 我的第一版仅仅做到了将等长误差控制在5mil以内, 然而整个板子实际测量时眼图闭合, 通讯出现间歇性断开的情况。随后经过调试才发觉, 等长并非仅仅是长度保持一致, 还必须要考虑走线路径的相位匹配。

给USB 2.0差分对的参数推荐的最优情形是等长误差控制在1mil以内, 并且要在同一层走线, 不能跨层转接, 原因是0.5mil的误差会带来约8ps的时序偏差, 高速通讯中将使出接收方采样出错。

等长绕线之际, 不少人惯于运用自动绕线功能, 然而此举的结果是所绕出的蛇形线彼此靠得太凑近, 两条线相互之间的间距小于两倍线宽, 进而导致串扰现象的产生。正确的做法是: 手动于Route -> Interactive Length Tuning当中进行调整, 将蛇形线的间距妥善设置为至少三倍线宽, 举例来说, 若线宽为5mil, 那么间距便设定为15mil。

铺铜到底该不该全连接

关于铺铜连接方式，我试过两种方案，效果天差地别。

方案A（也就是那个全覆盖直连的啦）: 在铺铜的时候要去选择Direct Connect, 过孔以及焊盘它是会与铜皮达成完全连接的状态。它所具备的好处在于铜皮的阻抗是比较低的那种, 而且散热速度是很快的；而它存在的坏处乃是在进行手工焊接期间热量会被铜皮快速地带走, 焊点那种冷焊的概率是比较高的, 特别是针对于QFN封装而言, 虚焊的概率超过了30%。

方案B（十字花连接者）, 铺铜之际挑选Relief Connect, 将连接线宽度设定成20mil, 过孔以及焊盘借由四条细线予以连接, 焊接之时热量聚拢于焊盘之上, 不容易散失, 成品率近乎98%, 然而高频信号路径之中纳入了额外的寄生电感。

对于场景取舍逻辑而言, 电源走线以及大电流网络会采用方案A, 以此来确保载流能力, 至于信号焊盘特别是手工焊接的器件, 则要采用方案B, 对于这块板的USB接口之处, 我采用了方案A, 电源芯片同样采用了方案A, 而其余部分全体统统采用方案B。

【针对于新手的避坑提示】, 存在着这样一些人, 他们在规则设置这个范畴之内, 一同将其改成了十字花的样式, 最终的结果便是, 大电流过孔铜皮连接的状况呈现出不够的情形, 在开展工作的时候, 过孔出现熔断的现象。其所呈现出的报错相关现象为, 当板子实现通电之后, 个别过孔的位置出现冒烟的情况, 在断电之后, 运用万用表检测发现开路过孔处于断路状态。打开Design, 进入Rules, 找到Plane, 点击Polygon Connect Style, 在此处分别建立两个规则, 其中一个规则是针对Power Net Class采用Direct Connect, 另一个规则是针对Signal Net Class选取Relief Connect, 以此达到一站式解决。

这个方法不适用的情况

要是板子层数超出六层, 并且单板器件密度特别高, 那么电源层分割建议采用平面铜皮加上铁氧体磁珠进行隔离, 而非单纯的分割线。此外, 要是项目仅仅使用两层板, 而且信号频率低于1MHz, 差分对等长控制在5mil以内便够用, 无需非得死磕1mil。替代方案是：两块板之间添加一条短的FPC排线来连接, 这样也能够解决部分耦合问题。