高速电路抗干扰实战 地回路噪声这样治

身为本人, 实际测试过四层板DDR3布线设计, 踩过因地面回路干扰致使时钟抖动超出标准的那种坑, 对于新手而言, 只要跟着步骤一步步去操作, 便能够轻松躲开这类常常会出现的问题。

地平面切割必须这样做

不少人觉得铺设一整块铜皮便大功告成, 实则在数字模拟混合电路当中, 一旦大电流回流路径跟敏感信号共同借助同一段地平面, 那就会引发串扰。进行操作之际，先开启Altium Designer的层叠管理器, 把第二层设置成完整地平面, 禁止在该层布设任何信号线。接下来, 于Top Layer当中, 应用20mil的线宽, 在模拟区域跟数字区域之间绘制一条隔离槽, 此隔离槽的两端需要延伸出板边, 且延伸长度至少达到50mil。随后, 通过右键选择“放置多边形挖空”, 在隔离槽的两侧分别留出3mm的净空区, 以此来保证回流电流不会绕道而行。

【新手避坑】

常常出现的报错情况是，贴片完成之后, ADC转换值出现跳变现象, 运用示波器去测量地平面, 进而发现存在100mV的纹波。其核心根本原因在于, 隔离槽并没有延伸到板边之处, 如此便导致高频噪声借着边缘耦合方式产生。能够快速实现解决的办法是, 使用刀片刮开阻焊层之处, 于隔离槽尽头位置补打一排过孔, 把过孔间距控制在40mil范围以内, 从而形成物理断流墙。

关键参数最优推荐值是多少

串联端接电阻的推荐值, 对于DDR3时钟线而言, 是22Ω。其原因是与芯片输出阻抗相匹配 , 经过实测 , 当处于22Ω时 , 信号过冲从0.8V降低至0.3V以内 , 并且反射噪声被吸收得最为彻底。指定路径: 于原理图里挑选出时钟网络, 鼠标右键点击“编辑网络 属性”, 把“Trace Impedance”设置成50Ω单端情况, 随后进入PCB规则管理器, 在“Matched Lengths”之中确定等长误差为±5mil。若不匹配, 时钟信号上升沿会产生台阶, 这会直接致使数据眼图闭合。

【新手避坑】

测试信号眼图时出现双峰这种报错现象, 其原因就在于端接电阻时焊错封装, 是把0603电阻误用作0402从而致使功率不足, 解决方案为, 先断掉电源, 接着用热风枪吹下电阻, 随后更换用到0805封装、1/10 W功率的22Ω电阻, 之后重新进行焊接, 最后开机, 这时眼图恢复正常。

两种滤波方案对比取舍

进行滤波的方案其实是分为两种情况的, 其中一种情况是属于π型LC滤波, 涉及到的电感所选用的是1μH的铁氧体磁珠, 而电容方面则是选用10μF的钽电容与0.1μF的陶瓷电容进行并联；另外一种情况是属于RC低通滤波, 其中电阻被选定为10Ω, 电容被选定为100pF。这是一个关于电源噪声频率处于10MHz以下低频场景的情况, 在这种场景下, RC方案有着成本低的特点, RC方案还具备占板面积小的特性, 然而它存在压降明显的状况, 要是负载电流超过50mA, 那么电阻端电压就会下降0.5V, 进而导致芯片欠压。相比于其他类型, π型LC滤波却是更适用于高频噪声环境下, 举例而言比如像是开关电源之中所产生的100MHz尖峰这种情况, 磁珠能够吸收掉90%的能量, 然而其缺点在于电感会引入谐振现象, 因此需要在磁珠的两端并联1nF电容以此来抑制自激。关于取舍的逻辑则是取决于电源纹波的相关要求。

【新手避坑】

在进行LC滤波之后, 输出竟然依旧存在着50mV的高频毛刺这种报错现象, 其原因在于磁珠的直流电阻DCR已然超过了0.5Ω, 进而致使压降变得过大, 紧接着后续的稳压器就进入到了欠压保护状态, 解决该问题的方案是, 要么将磁珠更换成DCR小于0.1Ω的型号, 要么在磁珠之前添加一颗100μF的电解电容用以储能, 经过实际测量, 毛刺下降到了15mV。

完整报错一站式解决

高频出现报错情况: 在进行DDR3数据线眼图测试之际, 眼高是低于200mV的, 而且误码率达到了高达1e – 6。重要的核心理由是参考地平面被实施了分割, 进而致使信号回流的路径被拉长了。整套的解决流程是这样的: 首先第一步, 要在PCB里头把所有的信号层设置为关闭状态, 单单展示GND层, 接着去查看是不是存在孤岛铜皮, 紧接着借助“放置敷铜”这项操作, 让孤岛借助过孔连接到主地平面；然后第二步, 在疑似出现分割的地方，沿着板边每隔200mil打一排地过孔, 过孔的孔径是0.3mm, 以此来形成法拉第笼；最后第三步, 把DDR3芯片下方的所有地过孔数量变为原先的两倍, 也就是从原本的8个增加到16个, 同时过孔间距从100mil缩减为50mil。经过改板之后, 再次进行打样, 眼睛高度恢复到了450mV这一数值, 误码率降低到了1e – 9。

此方法对柔性电路板情形不合适去使运用, 或者针对极高密度BGA封装也不恰当, 原因在于受到叠层厚度的限制, 一旦开隔离槽就会出现割断关键电源层的状况。给出相对置换的方案, 其一, 在柔性电路板上面改用共模扼流圈来滤除掉共模干扰, 其二, 走线的时候要维持差分对间距等长误差是正负2密耳, 其三, 在外层进行包裹导电布以实现屏蔽。