丝印层导出老报错？一步步操作解决丝印偏移缺失问题

我亲自测试了Altium Designer 23.6版本，遇到过丝印层导出后元件标号不见、丝印文字与焊盘重叠的情况，新手依照步骤逐个操作，便能轻易躲开这类常见问题。

第一步 检查并整理丝印层元素

去将PCB文件开启，于视图的界面之内，把底部的面板进行切换，使之变为PCB那个选项卡，再接着点击颜色的设置这一操作，务必要保证Top Overlay以及Bottom Overlay这两个图层已然被勾选成是可见的状态。然后去执行菜单栏，其中有工具这个选项，且工具选项下又有元器件摆放，元器件摆放里面还有元器件文本位置，先要选择重置所有标识符位置，从而让系统自动地将分散的丝印文本归位到元件中心。在这个时候，要留意去观察Designator（位号）以及Comment（注释）这两类文本，看看它们之间是不是存在重叠情况——一旦出现重叠现象，那就去执行工具这一选项，接着选择元器件摆放，然后再去选择对齐元器件文本，之后还要从中选择优先对齐位号。

【新手避坑】

一般出现的报错情况为：归位之后，部分位号跑到了板框的外面。其主要的核心原因在于：元件自身在布局的阶段就已经超出了板框的边界范围。针对此情况的解决办法是：先运用快捷键 E+S+A ，从而全选所有的元件，接着再按下 E+S+Y ，通过框选板框内部的区域，把处于外部的元件手动拖回到板框的内部。要是元件的数量较多，那就分区域进行拖拽。

第二步 设置丝印层导出参数

在进行输出之前，务必要先统一参数标准。接着去执行菜单操作 ，也就是文件 ，然后找到智能PDF选项。当进入导出环节时 ，在导出向导的第一页要选择当前进行的项目。再到导出向导的第二页 ，需选择导出BOM以及3D PDF。之后便可进入到输出设置的页面。推荐关键参数的最优值：于层叠设置里，把Top Overlay层（也就是丝印顶层）的“线宽”统一设定为0.15mm ，原因是：AD默认的0.1mm线宽在Gerber文件生成之际容易由于制造公差而出现断裂情况，0.15mm属于行业内通用的标准阈值，它既能保证清晰度又不会占用过多的走线空间。

於高级设置里头勾选含有机械层1（诸多板厂的工艺边以及定位孔标识借由机械层传达，遗漏掉便会致使加工出现错位状况），取消勾选含有Keep – Out Layer（禁止布线层仅仅在设计阶段发挥效用，导出至丝印层会引发DRC误报）。

【新手避坑】

高频出现报错情况：导出的PDF文件里头，丝印文字变成方块错乱编码。缘由如下：AD的TrueType字体映射遭遇失败。解决的办法是这样的：在工具这一项里，找到首选项，接着进入PCB Editor，再找到TrueType字体，把替换字体设定为Arial，并且勾选始终使用替换字体。项目当中要是存在大量中文丝印，那么要优先选用宋体，英文字母全都统一采用Arial。将设置保存好了之后，再次去执行智能PDF导出。

第三步 执行导出并校验输出文件

于智能PDF向导的最后一个步骤当中，挑选将输出途径设定为处于项目文件夹之内的“Outputs”子目录，把文件类型选定为PDF，随后点击完成。导出结束之后，将生成的PDF文件予以打开，着重检查三个地方：其一，板边四周的定位Mark点有没有被丝印所覆盖——要是存在这种情况，那就表明Keep-Out Layer并未正确进行隔离；其二，BGA 封装底部的丝印位号能不能够看见——要是看不见，说明层顺序有误，需要返回到第一步在颜色设置里确认Bottom Overlay的可见性；其三，丝印线与焊盘的间距是不是小于0.1mm——要是小于，板厂会直接把文本与焊盘合并起来。

【新手避坑】

完整的报错现象呈现为，导出PDF之后，Top Overlay层的元件位号全都不见了，然而Bottom Overlay层却是正常的。核心的原因在于，当前的PCB当中存在着多个原理图子页，其中某些子页的元器件被标记成是Not Show Component。关于一站式解决流程，在PCB编辑器里面，通过按D+C的操作来打开标注管理器，接着执行全部显示这一动作，然后更新列表，就能够把隐藏的元件给显示出来。要是这样做之后仍然没有效果，那么在原理图当中，需要逐个去检查子页的属性面板，从而确认Visible属性处于勾选状态。

第四步 两种实操方案对比

新手推荐的方案一为智能PDF导出，其操作路径简单，具备全图形化界面，还支持一键生成多层PDF，适用场景有小批量打样，这类打样数量少于500片，处于验证设计阶段，且需要给同事快速审查丝印，不过它存在缺点，即无法自定义层叠顺序。

方案二：Gerber文件导出之后，运用第三方工具（像是GC-Prevue）去合并丝印层。操作的路径是：文件，然后点击制造输出，接着选择Gerber Files，在层选择那儿仅仅勾选Top Overlay以及Bottom Overlay，导出之后拖进GC-Prevue进行自动合并。适用场景为，大批量进行生产，也就是批量数量超过1000片的情况，并且是针对需要严格把控丝印线宽以及焊盘间距的军工类或者医疗类项目。缺点在于，学习的时候曲线比较陡，而且每进行一次板厂的更换，就需重新针对Drill文件对应关系作出调整。

倘若你仅仅旨在迅速验证设计这一行为，要么是合作的板厂能够提供支持，可直接读取关乎AD的源文件这一物件，进而径直去采用方案一便可达成。

敬请留意，此套方法并不适用于柔性电路板也就是FPC的设计，还有多层HDI高密度互连板。对FPC而言，其丝印层通常情况下是需要额外增添Coverlay覆盖膜层的，仅仅导出Silkscreen层的话，将会致使线路外露从而引发短路。要是非得处理FPC的丝印，那简易的替代办法是，先在PCB文件里头新建机械层2，接着手动把丝印元素复制进去，随后导出的时候只选机械层2当作丝印输出。在HDI板的情况中，鉴于盲埋孔的存在，丝印层导出之前必须单独把Via层显示关掉，不然孔壁上就会错误印上丝印文字。全文。