Allegro PCB设计实战：三个步骤搞定差分线等长绕线，新手不再报错

作为亲身进行过Allegro 17.4版本实测的人，遭遇过失控狂想般疯狂报错的差分线等长绕线情况，经历过了绕了许久可长度却始终对不上的波折，新手只要依照步骤一步步开展操作，便能够轻易躲开这类常见问题。

步骤一 打开约束管理器设置差分对规则

操作的路径是，在打开PCB设计文件之后，去点击菜单栏当中的Setup，接着点击Constraints，然后再点击Constraint Manager。在弹出的那个窗口的左侧位置，去寻找到Electrical标签页，通过双击Routing来展开子项，进而选择Differential Pair。于右侧的表格当中，找寻到你所要进行绕线的差分网络，用右键点击并选择Create → Differential Pair。而后，于 Physical Constraint Set 那一列当中 ，针对这一对差分线 ，设定一个已然存在的物理规则集 ，诸如 DIFF_100R。

【新手避坑】

一般会出现的报错情况是：在创建了差分对之后，当进行绕线操作的时候给予这样的提示“没有指定物理约束集”。而其最为主要的原因在于：用户把为差分对去分配物理规则集这十分关键的步骤给遗漏掉了。快速解决之道：回到Constraint Manager，于 Physical标签页面当中，寻觅到相应的网络，动手在Min Line Width、Neck Width、Line to Line等栏目里填进固定参数，比方把线宽设定为5mil，将线距设定为8mil，保存之后再次进行绕线便可。

步骤二 手动绕线时利用相位调整功能

操作的路径是，返回到PCB Editor的界面，去点击Route，接着点击PCB Route，再点击Slide工具，选上差分对之中的一根走线，按住Shift键，然后再去点击另外一根走线，要保证两根线是同时被选中的。接着，用右键去选择Phase Tune，进而进入绕线模式。在这个时候，鼠标会转变为绕线光标，顺着走线方向拖动，就能产生凸包。关键存在参数，绕线幅度建议将其设定为10mil，间距设定成5mil，像这样绕出的线不会过于拥挤，同时还能够有效补偿长度差。

【新手避坑】

经常出现的报错情况是；在进行绕线这个过程的时候；软件会毫无预兆地突然卡死；又或者是；绕出来的凸包；它们之间的间距并不均匀。最为关键的原因是；用户并没有在事先；于 Setup → Design Parameters → Route 这个选项卡里面；勾选 Allow DRC during route。首先，勾选该特定选项，接着，将 On-line DRC 设置成 Incremental，如此一来，软件于绕线期间会实时开展规则检查，以此防止凸包间距过小或者出现违规情况。除此之外，把 Grid 设置为 1mil，这能够使得绕线更为精细。

步骤三 精确计算等长绕线长度

操作的路径是，当绕线完成之后，去选中那已经绕好线的差分对，此差分对处于绕线完成的状态下，之后点击Reports，Reports是相关的选项指示内容，接着点击 Quick Report，Quick Report是Reports之下的子选项，再点击 Differential Pair Length Report，再点出此具体的报告类型。在弹出的那个窗口之中，会显示出每一对差分线的实际长度，实际长度是差分线的真实长度呈现，还会显示出最大最小长度差，最大最小长度差是关于每条差分线所能达到的长度区间之差。在长度差超出5mil的情形下（此为我所推荐的最佳数值，缘由在于当小于5mil之时信号时序偏差能够被忽视，且还能够防止因过度绕线致使信号完整性出现问题），便需要对绕线展开微调。在进行微调的时候，运用Slide工具，按住Ctrl键，选中绕线凸包的某一个顶点，拖动以此来调整凸包的高度。警惕哦，相较于之前增大些许的凸包高度，每一次递增达到 10mil 的这个幅度，大概能够起到补偿作用的，是 20mil 的走线长度呢。

【新手避坑】

常见出现的报错情况为，绕线的长度无法对应得上，甚至在绕完之后，长度的差值反而变得更大了。其最为关键的原因在于，绕线的方向被选错了，又或者是凸包的形状并非对称的。能够快速实现解决的办法是，首先去检查绕线的凸包是不是都处于同一侧，要是凸包的方向并不一致，那么通过右键选择 Mirror 来翻转凸包。要是长度依旧不合适，运用 Route → Unroute → Net 去删除绕线，再次走一回。整个进程耗费时长大概为 5 分钟，相比硬调而言更省力气。

对于两种实操方案的对比，其中方案A是通过手动方式进行Phase Tune绕线，而方案B则是运用Route → Auto-Interactive Phase Tune来实行自动绕线，接着，方案A适用于那复杂且密集的区域，需手动掌控凸包的位置去避免干扰其他走线，然后，方案B适宜那空旷区域，绕线速度较快然而凸包形状或许不太理想，最后，日常里小批量调试建议选方案A，量产板更推荐方案B。

要是碰到差分线长度差超出200mil的情形，此方法便不适用了，因绕线凸包太大，会极大地影响信号质量。这时建议先调控走线拓扑，诸如将差分线路径里的过孔换成更短的走线，亦或是重新布局元器件，使两段走线路径更靠近。如此能够从根源上减小长度差，比硬绕更具可靠性。